DE19722414A1 - Verfahren und Vorrichtung zum Testen eines Halbleiterspeichers - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vor­ richtung zum Testen eines Halbleiterspeichers.

Fig. 1 der beiliegenden Zeichnungen zeigt in Blockform eine herkömmliche Halbleiterspeichertestvorrichtung. Wie in Fig. 1 gezeigt, weist die herkömmliche Halbleiterspeichertestvorrich­ tung einen Taktgenerator 51, einen Mustergenerator 52, einen Störungsanalysespeicher 53, einen Wellenformformgeber 54 und einen Logikkomparator 55 zum Testen eines Halbleiterspeichers 56 auf.

Der Taktgenerator 51 erzeugt ein Bezugstaktsignal. Auf Grund­ lage des durch den Taktgenerator 51 erzeugten Bezugstaktsignals erzeugt der Mustergenerator 52 ein Adressensignal, Testdaten und ein Steuersignal, die an den zu testenden Halbleiterspei­ cher 56 angelegt werden sollen. Der Mustergenerator 52 gibt außerdem eine Adresse an den Störungsanalysespeicher 53 aus, und ferner gibt er Erwartungswertdaten an den Logikkomparator 55 aus. Das Adressensignal, die Testdaten und das Steuersignal werden dem Wellenformformgeber 54 zugeführt, der die Wellen­ formen des Adressensignals, der Testdaten und des Steuersignals in Wellenformen formt, die erforderlich sind, um den Halblei­ terspeicher 56 zu testen, und er legt das Adressensignal, die Testdaten und das Steuersignal, welche die jeweils erforder­ lichen Wellenformen aufweisen, an den getesteten Halbleiter­ speicher 56 an. Der getestete Halbleiterspeicher 56 wird gesteuert, um die Testdaten durch das Steuersignal zu schreiben und zu lesen. Die aus dem getesteten Halbleiterspeicher 56 gelesenen Testdaten werden dem Logikkomparator 55 zugeführt und durch ihn mit den Erwartungswertdaten verglichen, die von dem Mustergenerator 52 ausgegeben werden. Abhängig davon, ob die Testdaten mit den Erwartungsdaten übereinstimmen oder nicht, wird festgelegt, ob der getestete Halbleiterspeicher 56 in Ord­ nung ist oder nicht. Wenn die Testdaten nicht mit den Erwar­ tungswertdaten übereinstimmen, werden Störungsdaten "1" von dem Logikkomparator 55 in dem Störungsanalysespeicher 53 gespei­ chert.

Einzelheiten des Störungsanalysespeichers 53 sind in Fig. 2 der beiliegenden Zeichnungen gezeigt. Wie in Fig. 2 gezeigt, weist der Störungsanalysespeicher 53 einen Adressenauswähler 61, eine Speichersteuereinheit 62 und eine Speichereinheit 63 auf. Der Adressenauswähler 61 unterteilt das Adressensignal von dem Mustergenerator 52 in eine hochrangige Adresse und eine nieder­ rangige Adresse. Die hochrangige Adresse wird an die Speicher­ steuereinheit 62 ausgegeben, und die niederrangige Adresse wird an die Speichereinheit 63 ausgegeben. Es stehen so viele Spei­ chereinheiten 63 bereit, wie hochrangige Adressen vorliegen. Wenn Störungsdaten von dem Logikkomparator 55 ausgegeben wer­ den, gibt die Speichersteuereinheit 62 an die Speichereinheit 63 ein Schreibsignal aus, das durch die hochrangige Adresse wiedergegeben ist, um dadurch die Störungsdaten des getesteten Halbleiterspeichers 56 in der Speichereinheit 63 abzuspeichern. Nach dem Test werden die Inhalte des Störungsanalysespeichers 53 geprüft, um Störungsadressen des getesteten Halbleiterspei­ chers 56 zu analysieren.

Ein herkömmlicher Prozeß zum Auslesen von Störungsdaten aus einem Störungsanalysespeicher mit hoher Geschwindigkeit verwen­ det einen Verdichtungsspeicher. Bei dem Verdichtungsspeicher handelt es sich um einen Speicher zum Speichern von Störungs­ daten, wobei bestimmte Adressenbereiche verdichtet sind. Wenn in dem verdichteten Adressenbereich (Block) gerade eben eine Störungszelle vorhanden ist, werden in dem Verdichtungsspeicher die Daten "1" gespeichert.

Fig. 3 der beiliegenden Zeichnungen zeigt ein Beispiel des Stö­ rungsanalysespeichers und des Verdichtungsspeichers. Wie in Fig. 3 gezeigt, ist ein Block des Störungsanalysespeichers in 4×4 Blöcke unterteilt, von denen jeder 4×4 Zellen aufweist, und der Verdichtungsspeicher weist 16 Bereiche entsprechend X- und Y-Adressen in jeden der Blöcke des Störungsanalysespeichers auf. Jeder der Bereiche des Verdichtungsspeichers speichert Daten "1", wenn gerade eben eine Störungszelle in dem entspre­ chenden Block des Störungsanalysespeichers vorliegt.

Da bei dem in Fig. 3 gezeigten Beispiel Störungszellen in den Blöcken (0, 0), (1, 1), (2, 1), (2, 2) des Störungsanalysespei­ chers vorliegen, werden die Daten "1" in jeden der entsprechen­ den Bereiche des Verdichtungsspeichers geschrieben. Die Daten "1", die in dem Verdichtungsspeicher gespeichert sind, werden gelesen, und die Daten in lediglich denjenigen Blöcken des Stö­ rungsanalysespeichers, die den Bereichen des Verdichtungsspei­ chers entsprechen, wo die Daten "1" gespeichert sind, werden gelesen. Auf diese Weise wird die Anzahl an Malen, mit denen die Daten, die in dem Störungsanalysespeicher gespeichert sind, gelesen werden, verringert, so daß der Prozeß zum Lesen der Daten aus dem Störungsanalysespeicher beschleunigt ist.

Wenn jedoch in einem Block des Störungsanalysespeichers eine Störungszelle vorhanden ist, wird die gesamte Störungsinforma­ tion im Block aus dem Störungsanalysespeicher gelesen. Wenn Störungszellen in sämtlichen Blöcken des Störungsanalysespei­ chers vorhanden sind, müssen sämtliche Blöcke des Störungsana­ lysespeichers gelesen werden.

Die Anzahl an Malen, mit denen die Daten, die in dem Störungs­ analysespeicher gespeichert sind, gelesen werden, wird demnach erhöht, wodurch der Prozeß zum Lesen der Daten aus dem Stö­ rungsanalysespeicher verlangsamt ist.

Da DRAM oder dergleichen als getesteter Halbleiterspeicher zunehmend größere Speicherkapazitäten aufweisen, wird die Spei­ cherkapazität von jedem der Blöcke des Störungsanalysespeichers ebenfalls größer. Selbst dann, wenn die Daten, die in dem Ver­ dichtungsspeicher gespeichert sind, der in Verbindung mit dem Störungsanalysespeicher verwendet wird, wenige Störungsblöcke in dem Störungsanalysespeicher darstellen, ist es zeitaufwen­ dig, die Daten aus den Störungsblöcken des Störungsanalysespei­ chers zu lesen. Wenn die Speicherkapazität von jedem der Blöcke des Störungsanalysespeichers verringert ist, wird die Speicher­ kapazität des Verdichtungsspeichers erhöht. Es ist deshalb zeitaufwendig, die Daten aus dem Verdichtungsspeicher zu lesen, was zu einer langen Gesamtauslesezeit führt, die erforderlich ist, um den Halbleiterspeicher zu testen.

Eine Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein Verfahren und eine Vorrichtung zum Testen eines Halbleiter­ speichers zu schaffen, die es erlauben, Störungsdaten aus einem Störungsanalysespeicher mit erhöhter Geschwindigkeit auszule­ sen.

Gelöst wird diese Aufgabe hinsichtlich des Verfahrens durch die Merkmale des Anspruchs 1 und hinsichtlich der Vorrichtung durch die Merkmale des Anspruchs 2. Eine vorteilhafte Weiterbildung der Vorrichtung ist im Anspruch 3 angegeben.

Gelöst wird die Aufgabe demnach erfindungsgemäß durch Bereit­ stellen eines Verfahrens zum Testen eines Halbleiterspeichers, aufweisend die Schritte: Unterteilen eines Störungsanalysespei­ chers zum Speichern von Störungsinformation, die für ein Test­ ergebnis eines getesteten Halbleiterspeichers repräsentativ ist, in mehrere Blöcke mit verdichteten Adressen, Bereitstellen eines Verdichtungsspeichers mit Adressen entsprechend jeweils den Blöcken des Störungsanalysespeichers, Schreiben von Daten, welche eine Störungszelle in einem beliebigen der Blöcke des Störungsanalysespeichers bezeichnen in einen Bereich des Ver­ dichtungsspeichers, der dem einen der Blöcke entspricht, Ermit­ teln von Minimal- und Maximaladressen der Adressen, an welchen Störungszellen in den Blöcken vorhanden sind, und Lesen von Störungsdaten aus dem Störungsanalysespeicher in einem Bereich zwischen den Minimal- und Maximaladressen von jedem der Blöcke, die den Bereichen des Verdichtungsspeichers entsprechen, die die Daten speichern, die eine Störungszelle anzeigen.

Gemäß der vorliegenden Erfindung wird außerdem eine Vorrichtung zum Testen eines Halbleiterspeichers bereitgestellt, aufwei­ send: einen Störungsanalysespeicher, der in mehrere Blöcke mit verdichteten Adressen zum Speichern von Störungsinformation unterteilt ist, die für ein Testergebnis eines getesteten Halb­ leiterspeichers repräsentativ ist, einen Verdichtungsspeicher mit Bereichen entsprechend jeweils den Blöcken des Störungsana­ lysespeichers, eine Datenschreibeinrichtung zum Schreiben von Daten, welche eine Störungszelle in einem der Blöcke des Stö­ rungsanalysespeichers bezeichnen in einen Bereich des Verdich­ tungsspeichers, der dem einen der Blöcke entspricht, eine Mini­ maladressenspeichereinrichtung und eine Maximaladressenspei­ chereinrichtung zum Speichern einer Minimaladresse bzw. einer Maximaladresse von Adressen, an welchen Störungszellen in den Blöcken vorhanden sind, erste und zweite Adressenvergleichsein­ richtungen zum Vergleichen einer Ausleseadresse von jedem der Blöcke des Störungsanalysespeichers mit der Minimaladresse, die in der Minimaladressenspeichereinrichtung gespeichert ist, und der Maximaladresse, die in der Maximaladressenspeichereinrich­ tung gespeichert ist, eine Einrichtung zum Speichern der Aus­ leseadresse in der Minimaladressenspeichereinrichtung, wenn die Ausleseadresse kleiner als die Minimaladresse ist, und Stö­ rungsdaten aus dem Störungsanalysespeicher an der Auslese­ adresse einer Störungsadresse wiedergeben, eine Einrichtung zum Speichern der Ausleseadresse in der Maximaladressenspeicherein­ richtung, wenn die Ausleseadresse größer als die Maximaladresse ist und die Störungsdaten aus dem Störungsanalysespeicher an der Ausleseadresse eine Störungsadresse wiedergeben, und eine Einrichtung zum Lesen von Störungsdaten aus dem Störungsanaly­ sespeicher in einem Bereich zwischen den Minimal- und Maximal­ adressen von jedem der Blöcke, die in den Minimal- und Maximal­ adressenspeichereinrichtungen gespeichert sind.

Durch den erfindungsgemäßen Aufbau bzw. durch die erfindungs­ gemäße Anordnung werden Minimal- und Maximaladressen von Adres­ sen, an welchen eine Störungszelle in einem verdichteten Block vorliegen, in einem getesteten Halbleiterspeicher aufgefunden, und Störungsdaten werden lediglich zwischen den Minimal- und Maximaladressen in dem Block ausgelesen, um dadurch die Anzahl an Malen zu verringern, mit denen die Störungsblöcke gelesen werden, wodurch der Prozeß zum Auslesen der Störungsblöcke beschleunigt ist.

Wenn gemäß einem herkömmlichen Prozeß ein Störungsanalysespei­ cher Störungszellen in einem Block enthält, wie in Fig. 10 der beiliegenden Zeichnungen gezeigt, ist es erforderlich, den Block sechs zehnmal auszulesen, um Störungsdaten in sämtlichen Adressen des Blocks aus dem Störungsanalysespeicher zu lesen. Dies ist deshalb der Fall, weil die Störungsdaten adressenver­ dichtet sind, wodurch keine Information zur Verfügung steht, wie viele Störungszellen in dem Block wo vorhanden sind. Um eine genaue Information über Störungszellen im Block zu erhal­ ten, werden sämtliche Störungsdaten an verdichteten Adressen in dem Block aus dem Störungsanalysespeicher gelesen. Um das vor­ stehend genannte Problem zu überwinden, wird gemäß der vorlie­ genden Erfindung ermittelt bzw. sichergestellt, wo Störungszel­ len im Block vorhanden sind. Anstatt Störungsdaten an sämt­ lichen Adressen im Block auszulesen, werden lediglich diejeni­ gen Adressen, an welchen die Störungszellen vorhanden sind, gelesen, wodurch die Anzahl an Malen verringert ist, mit denen der Block gelesen wird. Insofern, als sämtliche Adressen der Störungszellen in Störungsblöcken nicht gespeichert werden kön­ nen, weil dies ebenso viel Hardware wie für den Störungsanaly­ sespeicher erfordern würde, werden Minimal- und Maximaladressen von Störungszellen in Blöcken aufgefunden und Störungsdaten an Adressen zwischen den Minimal- und Maximaladressen werden gele­ sen. Da bei dem Beispiel von Fig. 10 Störungszellen an Adressen Y-#E, X-#0 (auf die nachfolgend als #E0, #E3 bezug genommen wird) vorhanden sind, werden die Adressen #E0, #E3 als Minimal- und Maximaladressen verwendet, und Daten werden in einem Bereich zwischen diesen Minimal- und Maximaladressen aus dem Störungsanalysespeicher gelesen. Während es bislang erforder­ lich war, den Block sechzehnmal zu lesen, reicht es aus, den Block gemäß der vorliegenden Erfindung viermal zu lesen. Des­ halb ist der Prozeß zum Auslesen des Störungsanalysespeichers beschleunigt.

Nachfolgend wird die Erfindung anhand der Zeichnungen beispiel­ haft näher erläutert; es zeigen:

Fig. 1 ein Blockdiagramm einer herkömmlichen Halbleiterspei­ chertestvorrichtung,

Fig. 2 ein detailliertes Blockdiagramm eines Störungsanalyse­ speichers der in Fig. 1 gezeigten herkömmlichen Halbleiterspei­ chertestvorrichtung,

Fig. 3 ein Diagramm eines Beispiels von Daten, die in dem adressenverdichteten Störungsanalysespeicher und einem Verdich­ tungsspeicher gespeichert sind,

Fig. 4 ein Diagramm eines weiteren Beispiels von Daten, die in einem adressenverdichteten Störungsanalysespeicher und einem Verdichtungsspeicher gespeichert sind,

Fig. 5 ein Blockdiagramm eines Störungsanalysespeichers einer Halbleiterspeichertestvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung,

Fig. 6 ein Flußdiagramm eines Prozesses zum Lesen von Störungs­ daten aus einem Adressenstörungsspeicher in der in Fig. 5 gezeigten Halbleiterspeichertestvorrichtung,

Fig. 7 ein Blockdiagramm einer Zeigersteuerschaltung in der in Fig. 5 gezeigten Halbleiterspeichertestvorrichtung,

Fig. 8 ein Diagramm eines Beispiels von Störungsinformation in einem Störungsanalysespeicher,

Fig. 9 ein Diagramm der Anzahl von Malen, mit denen auf den in Fig. 8 gezeigten Störungsanalysespeicher zugegriffen wird, wenn die vorliegende Erfindung auf den Störungsanalysespeicher ange­ wendet wird, und

Fig. 10 ein Diagramm eines weiteren Beispiels von Daten, die in einem adressenverdichteten Störungsanalysespeicher und einem Verdichtungsspeicher gespeichert sind, wobei die Ansicht die Prinzipien der vorliegenden Erfindung wiedergibt.

Wie in Fig. 5 gezeigt, weist eine erfindungsgemäße Halbleiter­ speichertestvorrichtung einen AFM (Adressenstörungsspeicher) 1 auf, einen OFM (Verdichtungsstörungsspeicher) 2, einen CFM-Adressenwähler 3, einen Wähler 4 für verdichtete Adressen, D-Flip-Flops 5, 7, einen Dekoder 6, UND-Gatter 8, 11, ein Mini­ maladressenregister 9, ein Maximaladressenregister 12 und Adressenkomparatoren 10, 13.

Bei dem AFM 1 handelt es sich um einen Störungsanalysespeicher, der dieselbe Speicherkapazität aufweist wie der getestete Halb­ leiterspeicher zum Speichern von Störungsdaten. Der AFM 1 ist in m-Blöcke unterteilt. Bei dem CFM 2 handelt es sich um einen Verdichtungsspeicher zum Speichern von adressenverdichteten Störungsdaten aus dem AFM 1. Der CFM-Adressenwähler 3 dekodiert Adressen von dem Mustergenerator, um Adressen (#0 bis #m-1) von dem CFM 2 zu wählen. Der Wähler 4 für verdichtete Adressen wählt verdichtete Adressen des getesteten Halbleiterspeichers. Durch den CFM-Adressenwähler 3 gewählte Adressen werden durch das D-Flip-Flop 5 verriegelt und daraufhin durch den Dekoder 6 dekodiert. Durch den Wähler 4 für verdichtete Adressen gewählte Adressen werden durch das D-Flip-Flop 7 verriegelt. Die UND-Gatter 8, 11, das Minimaladressenregister 9, das Maximaladres­ senregister 12 und die Komparatoren 10, 13 sind für jeden der Blöcke #1, #2, #m (die CFM-Adressen #0, #1, . . . #m-1) des CFM 2 vorgesehen. Nachdem ein Halbleiterspeichertest gestartet wurde, werden das Minimaladressenregister 9 und das Maximal­ adressenregister 12 jeweils auf eine maximal verdichtete Adresse und #0 ansprechend auf ein Teststartsignal von dem Mustergenerator gesetzt. Wenn Störungsdaten "1" in einem ver­ dichteten Block vorliegen, werden adressenverdichtete Störungs­ daten im CFM 2 gespeichert. Die verdichtete Adresse wird mit den Minimal- und Maximaladressen verglichen, die jeweils in den Minimal- und Maximaladressenregistern 9, 10 gespeichert sind, und zwar durch die Adressenkomparatoren 10, 13. Wenn die ver­ dichtete Adresse kleiner ist als die Minimaladresse, gibt das UND-Gatter ein Signal "1" aus, das die verdichtete Adresse in dem Minimaladressenregister 9 speichert. Wenn die verdichtete Adresse größer als die Maximaladresse ist, gibt das UND-Gatter 11 ein Signal "1" aus, das die verdichtete Adresse in dem Maxi­ maladressenregister 12 speichert. Nach dem Halbleiterspeicher­ test liegt ein Bereich zum Lesen von Blöcken, die Fehlerzellen enthalten (die Daten, die aus dem CFM 2 gelesen werden, sind und "1" betragen), zwischen der Minimaladresse, die im Minimal­ adressenregister 9 gespeichert ist, und der Maximaladresse vor, die im Maximaladressenregister 12 gespeichert ist.

Fig. 6 zeigt ein Flußdiagramm eines Prozesses zum Lesen gespei­ cherter Daten aus dem CFM 2. Zunächst wird ein Blockzeiger BP im Schritt 21 auf #0 gesetzt. Daraufhin werden verdichtete Stö­ rungsdaten #1 im Schritt 22 aus dem CFM 2 gelesen. Im Schritt 23 wird ermittelt, ob es sich bei den verdichteten Störungs­ daten #1 um "1" oder "0" handelt. Wenn die verdichteten Stö­ rungsdaten #1 "0" betragen, wird im Schritt 24 ermittelt, ob es sich bei dem Blockzeiger BP um eine finale Blockadresse BPSPA handelt oder nicht. Wenn es sich bei dem Blockzeiger BP um die finale Blockadresse BPSPA handelt, wird der Prozeß deshalb zuendegebracht, weil der Prozeß zum Endblock fortgeschritten ist. Falls nicht, wird der Blockzeiger BP im Schritt 25 um "1" erhöht, woraufhin die Steuerung zum Schritt 22 zurückgeht. Wenn die verdichteten Störungsdaten #1 im Schritt 23 "1" betragen, werden die Minimal- und Maximaladressen, die jeweils in den Minimal- und Maximaladressenregistern 9, 12 des Blocks gespei­ chert sind, der durch den Blockzeiger BP bezeichnet ist, jeweils in einen Adressenzeiger AP und eine Stopadresse SPA in einem Schritt 26 geladen. Daraufhin werden in dem AFM 1 gespei­ cherte Daten in einem Schritt 27 gelesen. Der Wert des Adres­ senzeigers AP wird mit dem Wert der Stopadresse SPA in einem Schritt 28 verglichen. Wenn der Wert des Adressenzeigers AP nicht gleich dem Wert der Stopadresse SPA ist, wird der Adres­ senzeiger AP in einem Schritt 29 um "1" inkrementiert, worauf­ hin die Steuerung zum Schritt 27 zurückkehrt. Falls der Wert des Adressenzeigers AP gleich dem Wert der Stopadresse SPA ist, kehrt die Steuerung zum Schritt 22 zurück.

Fig. 7 zeigt in Blockform eine Zeigersteuerschaltung in der in Fig. 5 gezeigten Halbleiterspeichertestvorrichtung. Wenn, wie in Fig. 7 gezeigt, der Block durch den Dekoder 6 dekodiert wird, werden die Minimaladresse, die im Minimaladressenregister 9 gespeichert ist, und die Maximaladresse, die im Maximaladres­ senregister 12 gespeichert ist, durch jeweilige UND-Gatter 31, 32 zugeführt und in einem STA-Register 33 bzw. einem SPA-Regi­ ster 34 gespeichert. Die im STA-Register 33 gespeicherte Mini­ maladresse wird durch ein Störungssignal aus dem CFM 2 in ein AP-Register 35 geladen. Der Wert des SPA-Registers 34 und der Wert des AP-Registers 35 werden in ein Exklusiv-NOR-Gatter 36 eingegeben. Der Wert des im AP-Register 35 gespeicherten Adres­ senzeigers AP wird in den Adressenzeigerwähler 41 eingegeben. Eine Block-Startadresse ist in einem BPSTA-Register 37 gespei­ chert und wird daraufhin in einem BP-Register 38 gespeichert. Eine Block-Stopadresse BPSPA ist in einem BPSPA-Register 39 gespeichert. Der Wert des Blockzeigers BP, der im BP-Register 38 gespeichert ist, und die Blockstopadresse BPSPA, die in BPSPA-Register 39 gespeichert ist, werden in ein Exklusiv-NOR- Gatter 40 eingegeben. Der Wert des BP-Zeigers, der in dem BP- Register 38 gespeichert ist, wird in den Adressenzeigerwähler 41 eingegeben. Der Adressenzeigerwähler 41 wählt den Adressen­ zeiger AP von dem AP-Register 35 oder den Blockzeiger BP von dem BP-Register 38 und gibt den ausgewählten Zeiger an eine Speichereinheit und den CFM-Adressenwähler 3 aus. Einem UND-Gatter 42 werden die Ausgangssignale von den Exklusiv-NOR-Gat­ tern 36, 40 zugeführt, und es gibt ein Leseendsignal aus, das anzeigt, daß der Prozeß zum Lesen der Daten aus dem CFM 2 ein Ende erreicht, wenn die Ausgangssignale von den Exklusiv-NOR-Gattern 36, 40 "1" werden.

Die Anzahl an Malen, mit denen ein Störungsanalysespeicher Stö­ rungsinformation, wie in Fig. 8 gezeigt, speichert, ist in Fig. 9 gezeigt. Da in Übereinstimmung mit dem herkömmlichen Prozeß, sämtliche Blöcke Störungsblöcke sind, wird auf den Verdich­ tungsspeicher sechs zehnmal zugegriffen und auf den Störungsana­ lysespeicher wird 16×16 = 256mal zugegriffen. Gemäß der vor­ liegenden Erfindung wird auf den Störungsanalysespeicher jedoch 43mal zugegriffen. Die Anzahl an Malen, mit denen auf den Stö­ rungsanalysespeicher in Übereinstimmung mit der vorliegenden Erfindung zugegriffen wird, ist deshalb viel kleiner als die Anzahl an Malen, mit denen auf den Störungsanalysespeicher gemäß dem herkömmlichen Prozeß zugegriffen wird. Folglich ist gemäß der vorliegenden Erfindung der Prozeß zum Auslesen des Störungsanalysespeichers beschleunigt.

Während eine bevorzugte Ausführungsform der vorliegenden Erfin­ dung unter Verwendung spezieller Begriffe erläutert wurde, ver­ steht es sich, daß die Beschreibung lediglich zu Darstellungs­ zwecken erfolgte, und daß die Erfindung Änderungen und Abwand­ lungen zugänglich ist, ohne vom Umfang der Erfindung abzuwei­ chen, die durch die folgenden Ansprüche festgelegt ist.

Claims (3)

1. Verfahren zum Testen eines Halbleiterspeichers, aufweisend die Schritte:
Unterteilen eines Störungsanalysespeichers zum Speichern von Störungsinformation, die für ein Testergebnis eines getesteten Halbleiterspeichers repräsentativ ist, in mehrere Blöcke mit verdichteten Adressen,
Bereitstellen eines Verdichtungsspeichers mit Adressen entsprechend jeweils den Blöcken des Störungsanalysespei­ chers,
Schreiben von Daten, welche eine Störungszelle in einem beliebigen der Blöcke des Störungsanalysespeichers bezeichnen in einen Bereich des Verdichtungsspeichers, der dem einen der Blöcke entspricht,
Ermitteln von Minimal- und Maximaladressen der Adressen, an welchen Störungszellen in den Blöcken vorhanden sind, und
Lesen von Störungsdaten aus dem Störungsanalysespeicher in einem Bereich zwischen den Minimal- und Maximaladressen von jedem der Blöcke, die den Bereichen des Verdichtungs­ speichers entsprechen, die die Daten speichern, die eine Störungszelle anzeigen.

2. Vorrichtung zum Testen eines Halbleiterspeichers, aufwei­ send:
einen Störungsanalysespeicher, der in mehrere Blöcke mit verdichteten Adressen zum Speichern von Störungsinforma­ tion unterteilt ist, die für ein Testergebnis eines getesteten Halbleiterspeichers repräsentativ ist,
einen Verdichtungsspeicher mit Bereichen entsprechend jeweils den Blöcken des Störungsanalysespeichers,
eine Datenschreibeinrichtung zum Schreiben von Daten, wel­ che eine Störungszelle in einem der Blöcke des Störungs­ analysespeichers bezeichnen in einen Bereich des Verdich­ tungsspeichers, der dem einen der Blöcke entspricht, eine Minimaladressenspeichereinrichtung und eine Maximal­ adressenspeichereinrichtung zum Speichern einer Minimal­ adresse bzw. einer Maximaladresse von Adressen, an welchen Störungszellen in den Blöcken vorhanden sind,
erste und zweite Adressenvergleichseinrichtungen zum Ver­ gleichen einer Ausleseadresse von jedem der Blöcke des Störungsanalysespeichers mit der Minimaladresse, die in der Minimaladressenspeichereinrichtung gespeichert ist, und der Maximaladresse, die in der Maximaladressenspei­ chereinrichtung gespeichert ist,
eine Einrichtung zum Speichern der Ausleseadresse in der Minimaladressenspeichereinrichtung, wenn die Auslese­ adresse kleiner als die Minimaladresse ist, und Störungs­ daten aus dem Störungsanalysespeicher an der Auslese­ adresse einer Störungsadresse wiedergeben,
eine Einrichtung zum Speichern der Ausleseadresse in der Maximaladressenspeichereinrichtung, wenn die Auslese­ adresse größer als die Maximaladresse ist und die Stö­ rungsdaten aus dem Störungsanalysespeicher an der Auslese­ adresse eine Störungsadresse wiedergeben, und
eine Einrichtung zum Lesen von Störungsdaten aus dem Stö­ rungsanalysespeicher in einem Bereich zwischen den Mini­ mal- und Maximaladressen von jedem der Blöcke, die in den Minimal- und Maximaladressenspeichereinrichtungen gespei­ chert sind.

3. Vorrichtung nach Anspruch 2, wobei sowohl die Minimal­ adressenspeichereinrichtung wie die Maximaladressenspei­ chereinrichtung ein Register aufweist.