DE69127060T2

DE69127060T2 - Tester für integrierte Schaltungen

Info

Publication number: DE69127060T2
Application number: DE69127060T
Authority: DE
Inventors: Kazuo Takano
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1990-12-19
Filing date: 1991-12-12
Publication date: 1998-01-15
Anticipated expiration: 2011-12-13
Also published as: KR960004439B1; DE69127060D1; EP0491290B1; US5432797A; EP0491290A2; KR920012931A; JPH04218785A; EP0491290A3

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft ein IC-Prüfgerät, das eine Logik-IC-Vorrichtung mit einem oder mehreren darin eingebauten Speichern prüfen kann.
Einige Logik-ICs weisen hauptsächlich darin gebildete Logikschaltungen auf, es gibt jedoch auch Logik-ICs, die einen oder mehrere Speicher aufweisen, die zusätzlich zu Logikschaltungen dort eingebaut sind. Bei dieser Art von ICs können alle zu dem Speicher führende Anschlüsse mit externen Kontaktstiften verbunden werden, indem der Betriebsmodus von einem Logikschaltung-Prüfmodus auf einen Speicherprüfmodus umgeschaltet wird. Dementsprechend kann ein gebauter Speicher unabhängig von den Logikschaltungen durch Einstellen des Speicherprüfmodus geprüft werden.
Ein IC-Prüfgerät gemäß dem Oberbegriff des Anspruchs 1 ist im Dokument GB-A-2 108 277 offenbart. Fig. 1 zeigt den Aufbau eines herkömmlichen IC-Prüfgeräts zum Prüfen derartiger ICs. Das IC-Prüfgerät ist mit einem Logikprüfmustergenerator 10 zum Erzeugen von Logikprüfmustern für die Prüfung einer Logikschaltung eines in Prüfung befindlichen ICs 36 und einem Speicherprüfmustergenerator 20 zum Erzeugen von Speicherprüfmustern für die Prüfung eines oder mehrerer darin eingebauter Speicher versehen. Das IC-Prüfgerät ist zwischen dem Logikschaltung-Prüfmodus und dem Speicher-Prüfmodus umschaltbar ausgebildet, so daß die Logikschaltung und der Speicher unabhängig voneinander geprüft werden können.
Der Logikprüfmustergenerator 10 umfaßt einen Logikprüfmusterspeicher 10A, einen Wellenform-Steuermusterspeicher 10B und einen Logikvergleich-Steuermusterspeicher 10C. Im Logikprüfmusterspeicher 10A sind Logikprüfmusterdaten zum Ausführen einer Logikprüfung des in Prüfung befindlichen ICs 36 gespeichert, und die Musterdaten werden daraus als Logikprüfmusterdaten PLA mit mehreren Kanälen ausgelesen, die durch ODER-Schaltungen 61 an einen Wellenformformatierer 31 geliefert werden. Im allgemeinen wird die Anzahl der Kanäle gleich der Anzahl an Kontaktstiften desjenigen in Prüfung befindlichen ICs gesetzt, von dem angenommen wird, daß es von allen zu prüfenden ICs die größte Anzahl an Kontaktstiften aufweist. Im Wellenform-Steuermusterspeicher 10B sind Wellenform-Steuermusterdaten f"r die Logikprüfung gespeichert, und die Logikprüfungs-Wellenform-Steuermusterdaten werden daraus als Logikprüfungs-Wellenform-Steuermusterdaten PB mit mehreren Kanälen ausgelesen, die an einen Wellenformcontroller 32 geliefert werden. Im Logikvergleich-Steuermusterspeicher 10C sind Logikvergleich-Steuermusterdaten für eine Logikprüfung gespeichert, und die Logikprüfungs-Steuermusterdaten werden daraus als Logikprüfungs-Logikvergleich-Steuermusterdaten PC mit mehreren Kanälen ausgelesen, die an einen Logikvergleichsteil 33 geliefert werden.
Der Wellenformformatierer 31 erzeugt eine Logikwellenform zum Prüfen der Logikschaltung eines in Prüfung befindlichen ICs 36 auf der Basis der aus dem Logikprüfmusterspeicher 10A ausgelesenen und über ODER-Schaltungen 61 gelieferten Logikprüfmusterdaten PLA und eines von einem Taktgenerator 40 gelieferten Taktsignals TS. Die Logikwellenform wird als Logikprüfmustersignal über eine Gruppe von Treibern 35 an den IC 36 geliefert. Die aus dem Wellenform-Steuermusterspeicher 10B ausgelesenen Wellenform-Steuermusterdaten PB werden in den Wellenformcontroller 32 eingegeben, um eine EIN-AUS-Steuerung jedes Treibers der Gruppe von Treibern 35 auszuführen. Das heißt, wenn ein Logikprüfmustersignal an Anschlußkontaktstifte des in Prüfung befindlichen lcs 36 geliefert wird, werden die entsprechenden Treiber derart gesteuert, daß sie einen EIN-Zustand (das heißt den aktivierten Zustand) einnehmen, und wenn ein Antwortsignal aus dem IC 36 abgenommen wird, werden die Treiber dahingehend gesteuert, daß sie den AUS-Zustand (das heißt den Zustand einer hohen Ausgangsimpedanz) einnehmen.
Die aus dem Logikvergleich-Steuermusterspeicher 10C ausgelesenen Vergleich-Steuermusterdaten PC werden in den Logikvergleichsteil 33 eingegeben, in dem Bit für Bit (das heißt für jeden Kontaktstift) gesteuert wird, ob ein Vergleich zwischen der Logik des Antwortausgangssignals vom im Prüfung befindlichen IC 36 ausgeführt wird oder nicht, was von einer Gruppe von Logikentscheidungskomparatoren entschieden wird, und einem Erwartungswertmuster PD, das von den Logikprüfmusterdaten PLA abgeleitet ist. Das Bezugszeichen 38 bezeichnet einen Fehleranalysespeicher 38 zum Speichern der Ergebnisse des Logikvergleichs aus dem Logikvergleichsteil 33.
Der Taktgenerator 40 liefert das Taktsignal TS an den Wellenformformatierer 31, den Wellenformcontroller 32 und den Logikvergleichsteil 33, um deren Operationen zeitlich festzulegen. Der Taktgenerator 40 liefert ferner einen Arbeitstakt CK an einen Sequenzcontroller 50. Auf Basis des vom Taktgenerator 40 gelieferten Arbeitstakts CK erzeugt der Sequenzcontroller 50 ein Steuersignal, wie eine Musteradresse, das/die an den Prüfmusterspeicher 10A, den Wellenform-Steuermusterspeicher 1 OB und den Logikvergleich-Steuermusterspeicher 10C geliefert wird, um deren Auslesesequenzen zu steuern, um aus ihnen die jeweiligen Musterdatenteile PLA, PB und PC auszulesen.
Auch im Fall der Prüfung eines Speichers im IC 36 wird das vom Sequenzcontroller 50 gelieferte Steuersignal, wie eine Musteradresse, dazu verwendet, die Wellenform-Steuermusterdaten PB und die Vergleich-Steuermusterdaten PC aus dem Logikprüfmustergenerator 10 auszulesen, und in diesem Fall werden die Logikprüfmusterdaten PLA nicht ausgelesen, sondern statt dessen werden Speicherprüfmusterdaten PMA aus dem Speicherprüfmustergenerator 20 durch dasselbe Steuersignal ausgelesen. Die Speicherprüfmusterdaten PMA sind aus Adressenmusterdaten, die an die Adresseneingabekontaktstifte des in Prüfung befindlichen ICs 36 angelegt werden, Eingabedaten-Musterdaten, die an die Dateneingabekontaktstifte des ICs 36 geliefert werden, und Steuermusterdaten zusammengesetzt, die steuern, ob ein Schreib- oder Lesevorgang im jeweiligen Prüfzyklus vorzunehmen ist. Diese Datenteile werden unabhängig vom Kontaktstiftfeld des in Prüfung befindlichen ICs 36 jeweils an vorbestimmte Anschlüsse von Ausgangsanschlüssen Q&sub0; bis Qi des Speicherprüfmustergenerators 20 geliefert.
Die Speicherprüfmusterdaten PMA werden von einem Musterselektor 25 für den jeweiligen Kontaktstift nach Maßgabe der in einem Musterauswahlregister 26 eingestellten Anschlußauswahladressen ausgewählt und über die ODER-Schaltung 61 an den Wellenformformatierer 31 geliefert. Der Musterselektor 25 ist aus Multiplexern MP&sub1; bis MPn aufgebaut, die entsprechend den Kontaktstiften T&sub1; bis Tn des in Prüfung befindlichen ICs 36 vorgesehen sind und an die jeweils alle Ausgangsanschlüsse Q&sub0; bis Qi des Speicherprüfmustergenerators 20 angeschlossen sind. Das Musterauswahlregister 26 ist aus Anschlußadressenregistern R&sub1; bis Rn aufgebaut, die mit den jeweiligen Steueranschlüssen C der Multiplexer MP&sub1; bis MPn verbunden sind. Vor der Prüfung des ICs 36 wird eine Adresse in jedem der Anschlußadressenregister R&sub1; bis Rn gesetzt, um einen beliebigen der Ausgangsanschlüsse Q&sub1; bis Qi zu spezifizieren, der von dem jeweiligen der Multiplexer MP&sub1; bis MPn nach Maßgabe des Kontaktstiftfeldes des lcs 36 auszuwählen ist. Somit werden ausgewählte Teile der Adressenmusterdaten und der Eingabedaten-Musterdaten an die Adressen- und Eingabekontaktstifte des in Prüfung befindlichen ICs 36 nach Maßgabe der Einstellung des Musterauswahlregisters 26 geliefert. Der Sequenzcontroller 50 liefert an einen Blockieranschluß INH des Musterselektors 25 ein Steuersignal GS, das angibt, ob die gegenwärtig ausgeführte Prüfung eine Logikprüfung oder eine Speicherprüfung ist. Wenn das Steuersignal GS beispielsweise eine eine Logikprüfung angebende "1" ist, blockiert der Musterselektor 25 alle seine Ausgänge, was eine fehlerhafte Ausgabe von Signalen aus dem Speicherprüfmustergenerator 20 verhindert.
Während der Speicherprüfung werden gewöhnlich die vom Musterselektor 25 für den jeweiligen Kontaktstift ausgewählten Speicherprüfmusterdaten PMA an den Wellenformformatierer 31 geliefert, und gleichzeitig werden aus dem Logikprüfmustergenerator 10 die Wellenform Steuermusterdaten PB und die Vergleich-Steuermusterdaten PC an den Wellenformcontroller 32 und den Logikvergleichsteil 33 geliefert, wobei eine Wellenformsteuerung und eine Steuerung des Logikvergleichs erfolgt. Die Wellenformsteuerung und der Logikvergleich müssen für jeden Kontaktstift ausgeführt werden, und wenn die Positionen von Kontaktstiften für die Prüfung eines Speichers bei den Typen von zu prüfenden ICs unterschiedlich sind, ist es erforderlich, daß Programme zur Erzeugung der Wellenform-Steuermusterdaten PB und der Vergleich- Steuermusterdaten PC für jeden Typ vorbereitet werden.
In der Praxis weisen einige Logik-IC-Vorrichtungen mit eingebautem Speicher Anordnungen der Anschlüsse auf, wie sie in den Fig. 2 bis 4 gezeigt sind. Bei dem in Fig. 2 dargestellten IC 36 sind Speicherprüfadressen-Eingabekontaktstifte 361 an einer einen ersten Kontaktstift T&sub1; enthaltenden Seite A, Speicherprüfdaten-Ausgabekontaktstifte 362 an einer Seite B und Speicherprüfdaten-Eingabekontaktstifte 363 sowie ein Lese/Schreib-Steuersignal-Eingabekontaktstift 364 an einer einen letzten Kontaktstift Tn enthaltenden Seite D angeordnet. Diese Kontaktstifte 361 bis 364 sind mit einem im IC 36 enthaltenen Speicher 36M verbunden. Die anderen verbleibenden Kontaktstifte sind jene für eine Logikschaltung 36L, die als Bereich mit Ausnahme des Speichers 36M im IC 36 dargestellt ist.
Der in Fig. 3 gezeigte IC weist Speicherprüfdaten-E/A-Kontaktstifte 365, die auf der den ersten Kontaktstift T&sub1; enthaltenden Seite A angeordnet sind, den Lese/Schreib-Steuersignal-Eingabekontaktstift 364 auf der Seite B und die Speicherprüfadressen-Eingabekontaktstifte 361 auf der Seite D auf.
Der in Fig. 4 gezeigte IC 36 weist zwei eingebaute Speicher 36M1 und 36M2 auf. In diesem Fall sind die Adressen-Eingabekontaktstifte 361 des Speichers 36M1 und die Daten-E/A- Kontaktstifte 365 des Speichers 36M2 auf der Seite A, die Daten-Ausgabekontaktstifte 362 des Speichers 36M1 und der Lese/Schreib-Steuersignal-Eingabekontaktstift 364 des Speichers 36M2 auf der Seite B und die Daten-Eingabekontaktstifte 363 sowie der Lese/Schreib-Steuersignal-Eingabekontaktstift 364 des Speichers 36M1 und die Adressen-Eingabekontaktstifte 361 des Speichers 36M2 auf der Seite D angeordnet.
Wenn die Anordnung von Kontaktstiften bei den Typen der vorgenannten lcs unterschiedlich ist, ist es im Stand der Technik erforderlich, die Einstellung des Musterauswahlregisters 26 für jeden Typ zu ändern und die Mustererzeugungsprogramme des Wellenform-Steuermusterspeichers 10B und des Logikvergleich-Steuermusterspeichers 10C für jeden Typ vorzubereiten. Dies erfordert unweigerlich höhere Speicherkapazitäten des Prüfmusterspeichers 10B und des Logikvergleich-Steuermusterspeichers 10C. Außerdem ist es schwierig, die für jeden Typ der zu prüfenden ICs vorbereiteten Mustererzeugungsprogramme zu verwalten.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist demzufolge eine Aufgabe der vorliegenden Erfindung, ein IC-Prüfgerät zu schaffen, das eine Reduzierung der Gesamtspeicherkapazität des Logikprüfmustergenerators ermöglicht und die Verwaltung von Mustererzeugungsprogrammen vereinfacht.
Diese Aufgabe wird mit einem IC-Prüfgerät gemäß Anspruch 1 gelöst.
Spezielle Ausführungsformen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Mit der Anordnung der vorliegenden Erfindung können, da die Wellenform-Steuermusterdaten und die Logikvergleich-Steuermusterdaten durch die Musterselektoren für jeden Kontaktstift ausgewählt und dann ausgegeben werden können, Programme in dem Speicherprüfmustergenerator für die Erzeugung der Speicherprüfmusterdaten, der Wellenform-Steuermusterdaten und der Logikvergleich-Steuermusterdaten unabhängig von der Anordnung der Kontaktstifte des in Prüfung befindlichen ICs erzeugt werden. Demzufolge müssen nicht für jeden Typ von zu prüfendem IC Programme für die Erzeugung von Musterdaten im Speicherprüfmustergenerator vorbereitet werden. Dies ermöglicht eine Reduzierung der Kapazitäten der Speicher, die den Logikprüfmustergenerator bilden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockschaltbild zur Erläuterung des Standes der Technik;
Fig. 2 ist ein Blockschaltbild zur Erläuterung des inneren Aufbaus eines Logik-ICs mit eingebautem Speicher;
Fig. 3 ist ein Blockschaltbild zur Erläuterung des inneren Aufbaus eines weiteren Logik-ICs mit eingebautem Speicher;
Fig. 4 ist ein Blockschaltbild zur Erläuterung des inneren Aufbaus eines anderen Logik-ICs mit eingebautem Speicher;
Fig. 5 ist ein Blockschaltbild, das eine Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 6 ist ein Blockschaltbild, das eine modifizierte Form der vorliegenden Erfindung darstellt;
Fig. 7 ist ein Blockschaltbild, das einen Musterselektor und einen Musterauswahlspeicher in einem h-ten Kanal in der Ausführungsform von Fig. 6 zeigt;
Fig. 8 ist ein Blockschaltbild, das eine weitere Ausführungsform der vorliegenden Erfindung darstellt; und
Fig. 9 ist ein Blockschaltbild, das eine andere Modifikation der vorliegenden Erfindung darstellt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Fig. 5 stellt in Blockform eine Ausführungsform der vorliegenden Erfindung dar. Wie im Fall des Beispiels des Standes der Technik gemäß Fig. 1 enthält diese Ausführungsform den Logikprüfmustergenerator 10, den Speicherprüfmustergenerator 20, den Musterselektor 25, das Musterauswahlregister 26, den Wellenformformatierer 31, den Wellenformcontroller 32, den Logikvergleichsteil 33, die Gruppe von Treibern 35, den in Prüfung befindlichen IC 36, die Gruppe von Logikentscheidungskomparatoren 37, den Taktgenerator 40 und den Sequenzcontroller 50. Diese Datenteile PMA, PB, PC und PLA werden jeweils über n Kanäle in Erwartung eines ICs ausgegeben, von dem angenommen wird, daß es die größte Anzahl n an Kontaktstiften unter den zu prüfenden ICs aufweist. Beispielsweise enthält die Gruppe von Treibern 35 entsprechend n Treiber, und die Gruppe von Logikentscheidungskomparatoren 37 ist ebenfalls aus n Komperatoren zusammengesetzt. Alle anderen Komponenten 25, 26, 31, 32, 33, 61, 62 und 63 sind ebenfalls in Einheiten von n Kanälen vorgesehen. Die Komponenten sind über n Kanalleitungen miteinander verbunden.
Bei der vorliegenden Erfindung weist der Speicherprüfmustergenerator 20 einen Speicherprüfmuster-Erzeugungsteil 20A, einen Wellenform-Steuermusterspeicher 208 und einen Logikvergleich-Steuermusterspeicher 20C auf. Wie bei dem Beispiel des Standes der Technik gemäß Fig. 1 erzeugt der Speicherprüfmuster-Erzeugungsteil 20A die Speicherprüfmusterdaten PMA, die aus an den in Prüfung befindlichen IC zu liefernden Adressen- und Datenmustern zusammengesetzt sind, und die Wellenform-Steuermusterdaten PB und die Vergleich-Steuermusterdaten PC werden aus dem Wellenform-Steuermusterspeicher 208 bzw. dem Logikvergleich-Steuermusterspeicher 20C ausgelesen. Diese Datenteile PMA, PB und PC werden an Ausgangsanschlüsse Q&sub0; bis Qi, Qi+1 bis Qj bzw. Qj+1 bis Qk geliefert.
Der Musterselektor 25 ist aus einer Multiplexergruppe gebildet, die drei Multiplexer MAh, MBh und MCh (mit h = 1, 2 n) für jeden Kanal enthält. Der Eingang des Multiplexers MAh ist mit allen Ausgangsanschlüssen Q&sub0; bis Q des Speicherprüfmuster-Erzeugungsteils 20A verbunden, der Eingang des Muitiplexers MBh ist mit allen Ausgangsanschlüssen Qi+1 bis Qj des Wellenform-Steuermusterspeichers 208 verbunden, und der Eingang des Multiplexers MCh ist mit allen Ausgangsanschlüssen Qj+1 bis Qk des Logikvergleich-Steuermusterspeichers 20C verbunden. Das Musterauswahlregister 26 ist aus einer Registergruppe gebildet, die drei Register RAh, RBh und RCh für jeden Kanal aufweist. In diesen drei Registern RAh, RBh und RCh sind Anschlußauswahladressen SAah, SAbh bzw. SAch gesetzt. Diese Anschlußauswahladressen SAah, SAbh und SAch dienen dazu, die Multiplexer MAh, MBh und MCh dazu zu veranlassen, einen der Anschlüsse Q&sub0; bis Qi, einen der Anschlüsse Qi+1 bis Qj bzw. einen der Anschlüsse Qj+1 bis Qk auszuwählen und jeweils mit ihrem Ausgang zu verbinden. Die Anschlußauswahladressen werden als Anschlußauswahlsteuersignal an die Multiplexer MAh, MBh und MCh geliefert. Wenn das vom Sequenzcontroller 50 an den Blockieranschluß INH des Musterselektors 25 angelegte Steuersignal GS eine "1" ist, die angibt, daß gerade die Logikprüfung ausgeführt wird, blockiert der Musterselektor 25 alle seine Ausgänge.
Während der Speicherprüfung werden die Speicherprüfmusterdaten PMA, die Wellenform- Steuermusterdaten PB und die Vergleich-Steuermusterdaten PC aus dem Speicherprüfmuster- Erzeugungsteil 20A, dem Wellenform-Steuermusterspeicher 208 bzw. dem Logikvergleich- Musterspeicher 20C ausgegeben. Diese Datenteile PMA, PB und PC werden vom Musterselektor 25 für die jeweiligen Kanäle nach Maßgabe der im Musterauswahlregister 26 gesetzten Anschlußauswahladressen SAah, Sabh und Sach ausgewählt, und die derart für jeden Kanal ausgewählten Speicherprüfmusterdaten PMA werden über die ODER-Schaltung 61 in den Wellenformformatierer 31 eingegeben. In dem Wellenformformatierer 31 werden die Speicherprüfmusterdaten PMA und das Taktsignal TS aus dem Taktgenerator 40 dazu verwendet, ein Speicherprüfmustersignal in einer tatsächlichen Wellenform wie beim Stand der Technik zu erzeugen, und das Speicherprüfmustersignal wird über die Gruppe von Treibern 35 an den entsprechenden Kanal des in Prüfung befindlichen ICs 36 angelegt. Gleichzeitig werden die Wellenform-Steuermusterdaten PB und die Vergleich-Steuermusterdaten PC vom Musterselektor 25 für jeden Kontaktstift sortiert und an den Wellenformcontroller 32 und den Logikvergleichsteil 33 in dem dem gewünschten Kontaktstift entsprechenden Kanal geliefert.
Wie vorstehend beschrieben, ist es gemäß der vorliegenden Erfindung möglich, durch das Setzen des Musterauswahlregisters 26 zu bestimmen, welches Signal an welchen Kontaktstift des in Prüfung befindlichen lcs 36 angelegt wird, so daß unabhängig von der Kontaktstiftanordnung des ICs 36 Musterdaten für die allein auszuführende Speicherprüfung nur jeweils in dem Wellenform-Steuermusterspeicher 208 und dem Logikvergleich-Steuermusterspeicher 2º0 des Speicherprüfmustergenerators 20 gespeichert werden müssen, und es müssen nicht für jeden Typ von in Prüfung befindlichem IC unterschiedliche Prüfmusterdaten verwendet werden. Demzufolge kann die Kapazität des Wellenform-Steuermusterspeichers 208 und des Logikvergleich-Steuermusterspeichers 20C des Speicherprüfmustergenerators 20 klein sein. Da die Wellenform-Steuermusterdaten PB und die Logikvergleich-Steuermusterdaten PC zum Ausführen der Speicherprüfung nicht im Logikprüfmustergenerator 10 gespeichert werden müssen, können andererseits die Kapazitäten des Wellenform-Steuermusterspeichers 10B und des Logikvergleich-Steuermusterspeichers 10C beträchtlich reduziert werden.
Fig. 6 zeigt eine modifizierte Form der vorliegenden Erfindung. In dieser Ausführungsform ist das Musterauswahlregister 26 der Ausführungsform von Fig. 5 durch einen Musterauswahlspeicher 261 ersetzt, und eine Adresse AD wird von dem Sequenzcontroller 50 erzeugt und dazu verwendet, auf den Musterauswahlspeicher 261 zuzugreifen und daraus drei Anschlußauswahladressen für jeden Kanal auszulesen, wodurch die selektiven Verbindungen der Multiplexer MAh, MBh und MCh des Musterselektors 25 gesteuert werden. Der Musterauswahlspeicher 261 weist n Speicherebenen MP&sub1; bis MPn auf, auf die durch die gemeinsame Adresse AD zugegriffen wird. Wie aus Fig. 7 ersichtlich, die die Multiplexer MAh, MBh und MCh und die dem h-ten Kanal entsprechende Speicherebene MPh zeigt, sind in den Speicherebenen MP&sub1; bis MPn jedes Kanals an Adressen AD1, AD2, ..., entsprechend den Typ des ICs die Anschlußauswahladressen SAah, SAbh und SAch zum Einstellen der selektiven Verbindungen der drei Multiplexer MAh, MBh und MCh für jeden Kanal nach Maßgabe der Kontaktstiftanordnung des ICs gespeichert. Mit einem derartigen Aufbau ist es durch Liefern der Adresse AD entsprechend dem Typ des ICs 36 vom Sequenzcontroller 50 an den Musterauswahlspeicher 261 möglich, darin die selektiven Verbindungen der Multiplexer MAh, MBh und MCh entsprechend der Kontaktstiftanordnung des ICs 36 einzustellen.
Durch Speichern verschiedener Teile von Anschlußauswahladressendaten im Musterauswahlspeicher 261 an einer Mehrzahl von Adressen ist es möglich, die Adresse AD vom Sequenzcon troller 50 zu ändern, um dadurch die Anschlußauswahladressendaten zu ändern, die aus dem Musterauswahlspeicher 261 ausgelesen werden. Dementsprechend kann der Anschlußauswahlzustand des Musterselektors 25 in einem gewünschten Schritt in der Prüfsequenz umgeschaltet werden. Somit können die zwei Speicher 36M1 und 36M2 mit verschiedenen Kontaktstiftanordnungen, die in dem in Fig. 4 gezeigten IC eingebaut sind, aufeinanderfolgend mit hoher Geschwindigkeit geprüft werden.
Der IC 36 kann manchmal einen Aufbau aufweisen, bei dem die Adressen und Daten über gemeinsame Eingabekontaktstifte alternierend in den Speicher 36M eingegeben und in einem Speicheradressen-Latch sowie einem Speicherdaten-Datenlatch alternierend zueinander zwischengespeichert werden. Auch in einem derartigen Fall kann gemäß der Ausführungsform von Fig. 6 die Kontaktstiftverbindung während der Erzeugung eines Prüfmusters je nach Bedarf umgeschaltet werden. In einigen Fällen kann der IC 36 einen Aufbau aufweisen, bei dem nur ein Eingabekontaktstift für sowohl die Adresse als auch die Daten vorgesehen ist, die an den Speicher 36M zu liefern sind, und die Adresse und die Daten werden seriell in ein Adressenregister bzw. ein Datenregister eingegeben. Bei der Speicherprüfung eines derartigen ICs werden parallele Adressen und parallele Daten jeweils durch sequentielles Ändern der selektiven Anschlußverbindung im Musterselektor 25 in serielle Form umgewandelt, und sie werden jeweils an eine Kanalleitung entsprechend dem Adresseneingabekontaktstift bzw. dem Dateneingabekontaktstift geliefert. Dies kann durch sequentielles Umschalten derjeniger Eingänge zu den Multiplexern der zwei Kanäle erfolgen, die den parallelen Adressen und den parallelen Daten entsprechen.
Bei der Ausführungsform von Fig. 6 werden die Musterdatenteile PLA, PB und PC vorn Logikprüfmustergenerator 1 0 und die Musterdatenteile PMA, PB und PC vom Speicherprüfmustergenerator 20 durch Umschaltschaltungen 601, 602 und 603 für jeden Kanal als Antwort auf ein Umschaltsteuersignal SC umgeschaltet und dann an den Wellenformformatierer 31, den Wellenformcontroller 32 und den Logikvergleichsteil 33 geliefert. Das Steuersignal GS vom Sequenzcontroller 50 wird an alle n Gatter G&sub1; bis Gn angelegt, die im Musterselektor 25 vorgesehen sind, um sie während der Speicherprüfung und während der Logikprüfung freizugeben und zu sperren. Wie aus Fig. 7 hervorgeht, in der die Speicherebene MPH entsprechend dem h-ten Kanal gezeigt ist, werden im Musterauswahlspeicher 261 die Umschaltsteuerdaten SC für eine Umschaltsteuerung der Umschaltschaltungen 601, 602 und 603 für jeden Kanal sowie die Anschlußauswahladressen SAah, SAbh und SAch gespeichert. Die aus dem Musterauswahlspeicher 261 ausgeiesenen Umschaltdaten SC werden an die Umschaltschaltungen 601, 602 und 603 über die Gatter G&sub1; bis Gn geliefert, die nur während der Speicherprüfung freigegeben sind. Während der Logikprüfung sind die Ausgangssignale SC der Gatter G&sub1; bis Gn beispielsweise alle "Nullen", wodurch alle Kanäle der Umschaltschaltungen 601, 602 und 603 mit der Seite des Logikprüfmustergenerators 10 verbunden sind. Während der Speicherprüfung sind die Kanäle entsprechend den Umschaltschaltungen 601, 602 und 603 mit dem Logikprüfmustergenerator 10 oder dem Speicherprüfmustergenerator 20 in Abhängigkeit davon verbunden, ob die in den jeweiligen Speicherebenen MP&sub1; bis MPn gesetzten Umschaltsteuerdaten SC eine "0" oder "1" sind.
Fig. 8 zeigt eine modifizierte Form der Ausführungsform von Fig. 5. Der Sequenzcontroller 50 in Fig. 5 ist aus einem Haupt-Sequenzcontroller-Teii 50A, der nach Maßgabe des gemeinsamen Arbeitstaktes CK vom Taktgenerator 40 arbeitet, und einem Speicherprüfmuster-Sequenzcontroller-Teil 50B aufgebaut. Im Fall eines ICs mit eingebautem Speicher werden der Logikteil und der Speicherteil jeweils nach Beendigung der Prüfung des jeweils anderen Teils geprüft. Alternativ wird die Speicherprüfung für einen jeweiligen Bereich des Speichers und demzufolge für eine jeweilige Sequenz von Mustern ausgeführt, und die Logikprüfung wird ebenfalls für eine jeweilige Sequenz von Mustern ausgeführt; in diesem Fall werden die Speicherprüfung und die Logikprüfung jeweils für Sequenzen von Mustern alternierend zueinander ausgeführt. Die Prüfsequenz unterliegt der Steuerung des Sequenzcontrollers. In dieser Ausführungsform legt der Haupt- Sequenzcontroller-Teii 50A bei Abschluß der Prüfung des Logikschaltungsteils (nicht gezeigt) des ICs mittels einer Serie von Mustern ein Startsignal SS an den Speicherprüfmuster-Sequenzcontroller-Teil 50B an. Der Speicherprüfmuster-Sequenzcontroller-Teil 50B antwortet auf das Startsignal SS, indem er einen Programmteil zur Erzeugung einer Serie von Speicherprüfmustern ausführt, wodurch der Speicherprüfmustergenerator 20 gesteuert wird, um die Speicherprüfung mittels einer Serie von Mustern auszuführen. Bei Abschluß der Ausführung des Programmteils zur Erzeugung der Serie von Mustern legt der Speicherprüfmuster-Sequenzcontroller-Teil 50B ein Endesignal ES an den Haupt-Sequenzcontroller-Teil 50A an und beendet die Ausführung des Speicherprüfmuster-Erzeugungsprogrammes. Wenn ihm das Endesignal ES geliefert wird, führt der Haupt-Sequenzcontroller-Teil 50A wieder den Programmteil zur Erzeugung einer Serie von Logikprüfmustern für die Logikprüfung aus. Danach werden die Logikprüfung und die Speicherprüfung unter Verwendung derselben Prozedur wiederholt, bis alle erforderlichen Prüfungen des ICs abgeschlossen sind.
Bei der Ausführungsform von Fig. 8 kann das Logikprüfmuster-Erzeugungsprogramm für den Haupt-Sequenzcontroller-Teil 50A erzeugt werden, indem nur der Schritt berücksichtigt wird, in dem die Logikprüfung auszuführen ist, und die Inhalte der in dem Schritt auszuführenden Speicherprüfung müssen nicht berücksichtigt werden. Das Speicherprüfmuster-Erzeugungsprogramm für den Speicherprüfmuster-Sequenzcontroller-Teil 50B kann erzeugt werden, indem nur die Inhalte der auszuführenden Speicherprüfung berücksichtigt werden. Dies ermöglicht eine Vereinfachung bei der Erzeugung der Mustererzeugungsprogramme für die IC-Prüfung. Da während der Speicherprüfung der Logikprüfmustergenerator 10 durch eine andere Sequenz betrieben werden kann, ist es außerdem möglich, die Logikschaltung des in Prüfung befindlichen lcs gleichzeitig mit ihrem Speicher zu betreiben, um den Einfluß der ersteren auf den letzteren zu prüfen und einen IC mit einem Aufbau zu prüfen, bei dem keine Speicherprüfung ausgeführt werden kann, außer ein Signal wird an den Kontaktstift für die Verwendung der Logikschaltung in einer bestimmten Sequenz angelegt.
Bei der Ausführungsform von Fig. 8 ist der Sequenzcontroller 50 der Ausführungsform von Fig. 5 modifiziert, und es ist klar, daß der Sequenzcontroller 50 in der Ausführungsform von Fig. 6 ähnlich modifiziert sein kann.
Fig. 9 zeigt eine weitere Ausführungsform der vorliegenden Erfindung, bei der eine weitere Modifikation des Haupt-Sequenzcontroller-Teils 50A in Fig. 8 bei der Ausführungsform von Fig. 6 eingesetzt ist. Bei dieser Ausführungsform weist der Haupt-Sequenzcontroller-Teil 50A einen Logikprüfmuster-Sequenzcontroller-Teil 50AA und einen damit verbundenen Verbindungssteuerteil 5º0 auf. Der Verbindungssteuerteil 50C ist ferner mit dem Speicherprüfmuster-Sequenzcontroller-Teil SOB verbunden. Der Verbindungssteuerteil 50C legt das Mustererzeugungs-Startsignal 55 an die Sequenzcontroller-Teile 50AA und 50B in einer vorbestimmten Reihenfolge an und versorgt gleichzeitig den Musterselektor 25 mit dem Steuersignal GS, das angibt, ob die Speicherprüfung oder die Logikprüfung durchzuführen ist. Wenn das Mustererzeugungs-Startsignal SS anliegt, führen die Sequenzcontroller-Teile 50AA und 50B jeweils einen Programmteil zur Erzeugung einer Serie von Mustern aus und legen bei Abschluß der Mustererzeugung das Endesignal ES an den Verbindungssteuerteil 50C an. Somit kann das Mustererzeugungsprogramm für den Logikprüfmuster-Sequenzcontroller-Teil 50AA ohne Berücksichtigung der Speicherprüfung erzeugt werden. Ein Sequenzsteuerprogramm für den Verbindungssteuerteil 50C definiert nur die Reihenfolge von Schritten für die Ausführung der Speicherprüfung und der Logikprüfung in einer Prüfsequenzserie, weshalb das Programm einfacher erzeugt werden kann.
Wenn bei dem Vorstehenden der in Prüfung befindliche IC 36 ein schneller IC ist, sind seine Eingabe- und Ausgabekontaktstifte oft für die ausschließliche Verwendung hierfür vorgesehen, und in diesem Fall wird der EIN/AUS-Zustand des Treibers 35 in einer Serie von Prüfungen nicht für jeden Prüfzyklus geändert. Das heißt, es besteht keine Notwendigkeit der Erzeugung von Wellenform-Steuermusterdaten durch Verwendung des Logikprüfmustergenerators 10 und des Speicherprüfmustergenerators 20, sondern statt dessen werden feste n-Bit-Daten zum Spezifizieren des EIN/AUS-Zustands der jeweiligen Treiber 35 nach Maßgabe des Typs des ICs 36 in einem Register (nicht gezeigt) gesetzt, das in dem Wellenformcontroller 32 vorgesehen ist, und während der Prüfung des ICs 36 werden die n-Bit-Daten zu einem Steueranschluß des Treibers 35 geliefert, um seinen EIN/AUS-Zustand fest einzustellen. Bei Prüfausrüstungen zum Prüfen derartiger schneller ICs ist es möglich, die Wellenform-Steuermusterspeicher 10B und 20B, die Multiplexer MB&sub1; bis MBn, die ODER-Schaltung 62 und die in den Ausführungsformen der Fig. 5, 6, 8 und 9 verwendete Umschaltschaltung 602 wegzulassen.
Wie vorstehend beschrieben, müssen gemäß der vorliegenden Erfindung, da das Wellenform- Steuermuster und das Logikvergleichsmuster für den Speichertest durch deren Auslesen aus dem Prüfmustergenerator 20 erhalten werden, der Wellenform-Steuermusterspeicher 10B und der Logikvergleich-Musterspeicher 100 im Logikprüfmustergenerator 10 nur das Mustererzeugungsprogramm für die Logikprüfung und ein Programm für die Erzeugung von Mustern speichern, die an Kontaktstifte für die ausschließliche Verwendung der Logikschaltung während der Speicherprüfung geliefert werden - dies ergibt eine Reduzierung der Kapazitäten von Speichern, die den Wellenform-Steuermusterspeicher 1 OB und den Logikvergleich-Steuermusterspeicher 10C bilden.
Da die vorliegende Erfindung den Aufbau verwendet, bei dem die Auswahl von Kontaktstiften durch den Musterselektor 25 gesteuert wird, muß außerdem unabhängig von der Kontaktstiftanordnung des in Prüfung befindlichen lcs nur ein Satz von Prüfmustern in dem Wellenform- Steuermusterspeicher 20B und dem Logikvergleich-Steuermusterspeicher 20C des Speicherprüfmustergenerators 20 gespeichert werden. Somit können der Wellenform-Steuermusterspei cher 20B und der Logikvergleich-Steuermusterspeicher 20C aus Speichern mit kleiner Kapazität gebildet sein.

Claims

1. IC-Prüfgerät zum Prüfen eines ICs (36) mit einem Logikschaltungsteil, einem Speicherteil und n Kontaktstiften (T&sub1; - Tn), an die Logikprüfmusterdaten (PLA) geliefert werden, wobei n eine ganze Zahl größer oder gleich 2 ist, wobei das IC-Prüfgerät aufweist:

eine Logikprüfmuster-Erzeugungseinrichtung (10) zum Erzeugen der Logikprüfmusterdaten (PLA) mit n Kanälen zum Durchführen einer Prüfung des Logikteils des ICs (36), wobei die Logikprüfmuster-Erzeugungseinrichtung (10) des weiteren einen Wellenform-Steuermuster speicher (10B), der Wellenform-Steuermusterdaten (PB) zur Verwendung bei der Prüfung des Logikteils des ICs (36) speichert und die Wellenform-Steuermusterdaten (PB) mit n Kanälen ausgibt, und einen Logikvergleich-Steuermusterspeicher (10C) aufweist, der Logikprüfungs- Logikvergleich-Steuermusterdaten (PC) zur Verwendung bei der Prüfung des Logikschaltungsteils des ICs speichert und die Logikprüfungs-Logikvergleich-Steuermusterdaten (PC) von n Kanälen ausgibt;

eine Speicherprüfmuster-Erzeugungseinrichtung (20), die eine Mehrzahl von Ausgangsanschlüssen (Q&sub0; - Q&sub1;) aufweist, zum Erzeugen von Speicherprüfmusterdaten (PMA) zum Durchführen einer Prüfung des Speicherteils des ICs (36);

eine Musterselektoreinrichtung (25) mit n Kanälen, die mit den Ausgangsanschlüssen (Q&sub0; - Qi) der Speicherprüfmuster-Erzeugungseinrichtung (20) verbunden ist; und

eine Musterauswahl-Einstelleinrichtung (26) mit n Kanälen zum Einstellen der Auswahl der Speicherprüfmusterdaten,

wobei das IC-Prüfgerät dadurch gekennzeichnet ist, daß:

die Speicherprüfmuster-Erzeugungseinrichtung (20) einen Speicherprüfmustergenerator (20A) aufweist, der eine Mehrzahl von Ausgangsanschlüssen (Q&sub0; - Q&sub1;) aufweist, zur Erzeugung der Speicherprüfmusterdaten an den Ausgangsanschlüssen zur Durchführung der Prüfung des Speicherteils des ICs, und des weiteren einen Logikvergleich-Steuermusterspeicher (20C) zum Speichern von Logikvergleich-Steuermusterdaten (PC) zur Verwendung bei der Prüfung des Speicherteils des ICs, wobei die gespeicherten Logikvergleich-Steuermusterdaten (PC) auf Ausgangsanschlüssen (Qj+1 - Qk) des Logikvergleich-Steuermusterspeichers (20C) ausgelesen werden, und einen Wellenform-Steuermusterspeicher (20B) zum Speichern von Wellenform- Steuermusterdaten (PB) zur Verwendung bei der Prüfung des Speicherteils des ICs aufweist, wobei die gespeicherten Wellenform-Steuermusterdaten (PB) auf Ausgangsanschlüssen (Qi+1 - Qj) des Wellenform-Steuermusterspeichers (208) ausgelesen werden; die Musterselektoreinrichtung (25) mit n Kanälen, die mit den Ausgangsanschlüssen (Q&sub0; - Q&sub1;) des Speicherprüfmustergenerators (20A), mit mindestens einem Ausgangsanschluß (Qj+1 - Qk) des Logikvergleich-Steuermusterspeichers (2º0) bzw. mit den Ausgangsanschlüssen (Qi+1 - Q&sub1;) des Wellenform-Steuermusterspeichers (208) der Speicherprüfmuster-Erzeugungseinrichtung (20) verbunden sind, zum selektiven Ausgeben der ihr gelieferten Speicherprüfmusterdaten an entsprechende mit der Musterselektoreinrichtung verbundene Kanäle als Speicherprüfmusterdaten (PMA), der ihr gelieferten Logikvergleich-Steuermusterdaten an entsprechende mit der Musterselektoreinrichtung verbundene Kanäle als Logikvergleich-Steuermusterdaten (PC) und der ihr gelieferten Wellenform-Steuermusterdaten an entsprechende mit der Musterselektoreinrichtung verbundene Kanäle als Wellenform-Steuermusterdaten (PB) nach Maßgabe einer Kontaktstiftanordnung des ICs;

die Musterauswahl-Einstelleinrichtung (26) mit n Kanälen die Auswahl der Speicherprüfmusterdaten, die Auswahl der Logikvergleich-Steuermusterdaten und die Auswahl der Wellenform-Steuermusterdaten bezüglich n Kanälen durch die Musterauswahleinrichtung (25) einstellt;

eine Wellenformformatiereinrichtung (31) mit n Kanälen Logikwellenformen in einer vorbestimmten Zeitspanne und der Phase oder Zeitsteuerung auf der Basis der ihr gelieferten Logikprüfmusterdaten (PLA) oder Speicherprüfmusterdaten (PMA) erzeugt und dementsprechend die Logikwellenformen an mit der Wellenformformatiereinrichtung (31) verbundene n Kanäle als Prüfwellenformsignal ausgibt;

eine Treibereinrichtung (35) mit n Kanälen das ihr gelieferte Prüfwellenformsignal steuert, ob das Prüfwellenformsignal von ihr für jeden einzelnen Kanal ausgegeben wird oder nicht, basierend auf den ihr von einer entsprechenden der Logikprüfmuster-Erzeugungseinrichtung (1 0) und der Speicherprüfmuster-Erzeugungseinrichtung (20) gelieferten Wellenform Steuermusterdaten, wobei die Treibereinrichtung (35) das von ihr gesteuerte Prüfwellenformsignal an entsprechende Kontaktstifte des ICs anlegt; und

eine Logikvergleichseinrichtung (33) mit n Kanälen ein Antwortsignal, das von dem IC als Antwort auf das angelegte Prüfwellenformsignal ausgegeben wird, mit den Prüfmusterdaten logisch vergleicht, die von der entsprechenden der Logikprüfmuster-Erzeugungseinrichtung und der Speicherprüfmuster-Erzeugungseinrichtung für jeweilige Kanäle geliefert wurden, welche durch die Logikvergleich-Steuermusterdaten (PC) spezifiziert sind, die ihr von der entsprechenden der Logikprüfmuster-Erzeugungseinrichtung und der Speicherprüfmuster-Erzeugungseinrichtung geliefert werden.

2. IC-Prüfgerät nach Anspruch 1, bei dem die Logikprüfmuster-Erzeugungseinrichtung (10) des weiteren einen Logikprüfmusterspeicher (10A) zum Speichern der Logikprüfmusterdaten (PLA) und Ausgeben der Logikprüfmusterdaten mit n Kanälen daraus enthält und das IC- Prüfgerät des weiteren aufweist:

eine erste Gattereinrichtung (61) zum selektiven Ausgeben der Speicherprüfmusterdaten (PMA) oder der Logikprüfmusterdaten (PLA), die ihr von dem Speicherprüfmustergenerator (20A) bzw. dem Logikprüfmusterspeicher (10A) geliefert wurden, an die Wellenformformatiereinrichtung (31) und die Logikvergleichseinrichtung (33) durch einen ersten Satz von n Kanälen; eine zweite Gattereinrichtung (62) zum selektiven Ausgeben der Speicherprüfungs- Wellenform-Steuermusterdaten (PB) oder der Logikprüfungs-Wellenform-Steuermusterdaten (PB), die ihr von dem Speicherprüfungs-Wellenform-Steuermusterspeicher (208) bzw. dem Logikprüfungs-Wellenform-Steuermusterspeicher (10B) geliefert wurden, um die Treibereinrichtung (35) durch einen zweiten Satz von n Kanälen zu steuern; und

eine dritte Gattereinrichtung (63) zum selektiven Ausgeben der Speicherprüfungs- Logikvergleich-Steuermusterdaten (PC) oder der Logikprüfungs-Logikvergleich-Steuermusterdaten (PC), die ihr von dem Speicherprüfungs-Logikvergleich-Steuermusterspeicher (2º0) bzw. dem Logikprüfungs-Logikvergleich-Steuermusterspeicher (1º0) geliefert wurden, um die Logikvergleichsoperation der Logikvergleichseinrichtung (33) durch einen dritten Satz von n Kanälen zu steuern.

3. IC-Prüfgerät nach Anspruch 2, bei dem die Musterselektoreinrichtung (25) aufweist: eine erste Multiplexergruppe (MA&sub1; - MAn), die aus Multiplexern besteht, bei denen bei jedem alle seine Eingangsanschlüsse entsprechend mit Ausgangssignalen des Speicherprüfmustergenerators (20A) beliefert werden und der ein gewünschtes dieser Ausgangssignale an seinen Ausgangsanschluß ausgibt,

eine zweite Multiplexergruppe (MB&sub1; - MBn), die aus Multiplexern besteht, bei denen bei jedem alle seine Eingangsanschlüsse entsprechend mit Ausgangssignalen des Speicherprüfungs- Wellenform-Steuermusterspeichers (20B) beliefert werden und der ein gewünschtes dieser Ausgangssignale an seinen Ausgangsanschluß ausgibt, und

eine dritte Multiplexergruppe (MC&sub1; - MCn), die aus Multiplexern besteht, bei denen bei jedem alle seine Eingangsanschlüsse entsprechend mit Ausgangssignalen des Speicherprüfungs- Logikvergleich-Steuermusterspeichers (20C) beliefert werden und der ein gewünschtes dieser Ausgangssignale an seinen Ausgangsanschluß ausgibt; und

bei dem die Musterauswahl-Einstelleinrichtung (26) eine Musterauswahl-Speichereinrichtung (261) enthält, in der drei selektive Verbindungsadressendaten für jeden Kanal vorgespeichert sind, wobei die drei selektiven Verbindungsadressendaten jedes Kanals spezifizieren, welches der Ausgangssignale die an die Eingangsanschlüsse des jeweiligen Multiplexers der gleichen entsprechenden Kanäle der ersten, der zweiten und der dritten Multiplexergruppe geliefert werden, nach Maßgabe der Kontaktstiftanordnung des lcs auszuwählen ist.

4. IC-Prüfgerät nach Anspruch 3, bei dem die Musterauswahl-Speichereinrichtung (261) Speicherebenen (MP&sub1; - MPn) enthält, in denen die selektiven Verbindungsadressendaten, die ICs vom gleichen Typ entsprechen, an zumindest einer ihrer gemeinsamen Adressen gespeichert sind und bei denen die selektiven Verbindungsadressendaten, die ICs eines anderen Typs entsprechen, an zumindest einer anderen ihrer gemeinsamen Adressen gespeichert sind.

5. IC-Prüfgerät nach Anspruch 4, das des weiteren eine Sequenzcontroller-Einrichtung (50) zum Steuern der Sequenz der Erzeugung der Logikprüfmusterdaten (PLA) in der Logikprüfmuster-Erzeugungseinrichtung (10) und der Sequenz der Erzeugung der Speicherprüfmusterdaten (PMA) in der Speicherprüfmuster-Erzeugungseinrichtung (20) und zum Liefern einer gemeinsamen Leseadresse an die Speicherebenen während der Speicherprüfung aufweist.

6. IC-Prüfgerät nach einem der Ansprüche 2 bis 5, bei dem die erste, die zweite und die dritte Gattereinrichtung (61, 62, 63) jeweils von einer Gruppe ODER-Schaltungen mit n Kanälen gebildet sind.

7. IC-Prüfgerät nach einem der Ansprüche 2 bis 5, bei dem die erste, die zweite und die dritte Gattereinrichtung (61, 62, 63) jeweils durch eine Gruppe von Umschaltschaltungen (601, 602, 603) mit n Kanälen gebildet sind, wobei die Umschaltschaltungen jeder Gruppe ihnen eingegebene Daten selektiv für jeden Kanal nach Maßgabe von Steuersignalen (SC) mit n Kanälen ausgeben.

8. IC-Prüfgerät nach Anspruch 7 in seiner Abhängigkeit von Anspruch 5, das des weiteren eine Steuersignal-Gattergruppe aufweist, die Gatter (G&sub1; - Gn) enthält, von denen jedes durch ein Steuersignal (GS) freigegeben und blockiert wird, welches angibt, ob die Speicherprüfung oder Logikprüfung gerade durchgeführt wird, wobei das Steuersignal von der Sequenzcontroller-Einrichtung (50) geliefert wird, und bei dem die Speicherebenen Umschaltsteuerdaten für die Umschaltschaltungen von entsprechenden Kanälen aufweisen, die nach Maßgabe des Typs des lcs an gemeinsamen Adressen vorgespeichert sind, und die Umschaltsteuerdaten an die Umschaltschaltungen der entsprechenden Kanäle jeder der ersten, der zweiten und der dritten Gattereinrichtung (61, 62, 63) durch die Gatter der entsprechenden Kanäle der Steuersignal- Gattergruppe geliefert werden.

9. IC-Prüfgerät nach Anspruch 1, das des weiteren eine Sequenzcontroller-Einrichtung (50) zum Steuern der Sequenz der Erzeugung der Logikprüfmusterdaten (PLA) in der Logikprüfmuster-Erzeugungseinrichtung (10) und der Sequenz der Erzeugung der Speicherprüfmusterdaten (PMA) in der Speicherprüfmuster-Erzeugungseinrichtung (20) aufweist, wobei die Sequenzcontroller-Einrichtung einen Haupt-Sequenzcontroller (50A) und einen Speicherprüfmuster Sequenzcontroller (50B) enthält, und bei dem der Haupt-Sequenzcontroller die Logikprüfmuster- Erzeugungssequenz der Logikprüfmuster-Erzeugungseinrichtung nach Maßgabe eines Programms steuert und ein Startsignal (SS) an den Speicherprüfmuster-Sequenzcontroller anlegt, und der Speicherprüfmuster-Sequenzcontroller auf das Startsignal antwortet, um die Speicherprüfmuster-Erzeugungssequenz der Speicherprüfmuster-Erzeugungseinrichtung nach Maßgabe eines anderen Programms zu steuern und bei Abschluß der Mustererzeugungssequenz ein Endesignal (ES) an den Haupt-Sequenzcontroller anlegt.

10. IC-Prüfgerät nach Anspruch 9, bei dem der Haupt-Sequenzcontroller (50A) einen Verbindungscontroller (50C) und einen Logikprüfmuster-Sequenzcontroller (50AA) enthält, wobei der Verbindungscontroller ein Startsignal (SS) sowohl an den Speicherprüfmuster- Sequenzcontroller (50B) als auch an den Logikprüfmuster-Sequenzcontroller anlegt, wobei der Speicherprüfmuster-Sequenzcontroller und der Logikprüfmuster-Sequenzcontroller auf die Startsignale antworten, um die Speicherprüfmuster-Erzeugungssequenz und die Logikprüfmuster- Erzeugungssequenz nach Maßgabe jeweiliger Programme zu starten und bei Abschluß der Mustererzeugungssequenzen Endesignale (ES) an den Verbindungscontroller anlegen.

11. IC-Prüfgerät nach Anspruch 9 oder 10, bei dem die Musterauswahl-Einstelleinrichtung (26) ein Musterauswahlspeicher ist, der an verschiedenen Adressen eine Mehrzahl von verschiedenen selektiven Verbindungsadressendaten speichert, die jeweils die Einstellung der 4º Auswahl der Speicherprüfmusterdaten (PMA) und der Logikvergleich-Steuermusterdaten (PC) spezifizieren, und die Sequenzcontroller-Einrichtung (50) eine Adresse (AD) für den Zugriff auf den Musterauswahlspeicher erzeugt.