CN114174843B - 测试设备中的测试器通道复用 - Google Patents
测试设备中的测试器通道复用 Download PDFInfo
- Publication number
- CN114174843B CN114174843B CN202180003903.3A CN202180003903A CN114174843B CN 114174843 B CN114174843 B CN 114174843B CN 202180003903 A CN202180003903 A CN 202180003903A CN 114174843 B CN114174843 B CN 114174843B
- Authority
- CN
- China
- Prior art keywords
- waveform
- signal
- output
- tester
- tester channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 176
- 238000000034 method Methods 0.000 claims description 88
- 230000004044 response Effects 0.000 claims description 49
- 102100025677 Alkaline phosphatase, germ cell type Human genes 0.000 description 45
- 101000574440 Homo sapiens Alkaline phosphatase, germ cell type Proteins 0.000 description 45
- 238000013507 mapping Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
- H04B17/0085—Monitoring; Testing using service channels; using auxiliary channels using test signal generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
在某些方面,用于测试器通道的波形驱动装置包括波形发生器、位图寄存器和输出逻辑电路。波形发生器被配置为基于驱动源信号来生成波形信号。位图寄存器被配置为存储与测试器通道相关联的位图。输出逻辑电路耦合到位图寄存器和波形发生器,并被配置为基于来自位图的位控制信号来控制通过测试器通道的波形信号的输出。
Description
背景技术
本公开涉及一种电子器件的测试设备。
测试设备可以将一个或多个被测器件(device under test,DUT)的测试组织成一组连续的测试周期,并在每个测试周期期间对一个或多个DUT执行测试活动。测试设备可以包括一组测试器通道,每个测试器通道分别耦合到一个或多个DUT的一个或多个引脚。在测试周期期间,测试设备可以分别向该组测试器通道提供驱动源信号。如果来自该组测试器通道的测试器通道被启用,则测试器通道可以驱动耦合到测试器通道的一个或多个DUT的一个或多个对应引脚以基于驱动源信号执行测试活动。
发明内容
在一方面,一种用于测试器通道的波形驱动装置包括波形发生器、位图寄存器和输出逻辑电路。波形发生器被配置为基于驱动源信号来生成波形信号。位图寄存器被配置为存储与测试器通道相关联的位图。输出逻辑电路耦合到位图寄存器和波形发生器,并被配置为基于来自位图的位控制信号来控制通过测试器通道的波形信号的输出。
在另一方面,一种测试设备包括多个测试器通道。每个测试器通道包括波形发生器、位图寄存器和输出逻辑电路。波形发生器被配置为基于驱动源信号来生成波形信号。位图寄存器被配置为存储与测试器通道相关联的位图。输出逻辑电路耦合到位图寄存器和波形发生器,并被配置为基于来自位图的位控制信号来控制通过测试器通道的波形信号的输出。
在又一方面,一种测试设备包括选择寄存器和用于一个或多个测试器通道的一个或多个波形驱动装置。选择寄存器被配置为存储选择索引。选择索引是基于选择命令确定的。一个或多个波形驱动装置耦合到选择寄存器,并被配置为分别基于驱动源信号为一个或多个测试器通道生成一个或多个波形信号。一个或多个波形驱动装置进一步被配置为基于选择索引和与一个或多个测试器通道相关联的一个或多个位图来分别控制通过一个或多个测试器通道的一个或多个波形信号的输出。
在又一方面,提供了一种用于控制测试设备中的一个或多个测试器通道的方法。基于选择命令生成选择索引。分别基于驱动源信号生成用于一个或多个测试器通道的一个或多个波形信号。基于选择索引和与一个或多个测试器通道相关联的一个或多个位图来分别控制通过一个或多个测试器通道的一个或多个波形信号的输出。
在又一方面,公开了一种用于控制测试设备中的测试器通道的方法。获得与测试器通道相关联的位图。波形信号是基于驱动源信号或时序格式中的至少一个生成的。基于来自位图的位控制信号来控制通过测试器通道的波形信号的输出。
附图说明
并入本文并构成说明书一部分的附图示出了本公开的各方面,并且与描述一起进一步用于解释本公开的原理并使本领域技术人员能够制作和使用本公开的相关技术。
图1图示了用于控制由多个DUT复用的一个或多个测试器通道的示例性现有控制过程的示意图。
图2图示了根据本公开的一些方面的包括测试设备和多个DUT的示例性测试环境的框图。
图3图示了根据本公开的一些方面的图2的测试设备中的示例性模式(pattern)生成系统的框图。
图4A图示了根据本公开的一些方面的在图2的测试设备中具有波形驱动装置的示例性测试器通道的框图。
图4B图示了根据本公开的一些方面的在图2的测试设备中具有波形驱动装置的另一个示例性测试器通道的框图。
图5图示了根据本公开的一些方面的用于控制由多个DUT复用的一个或多个测试器通道的示例性控制过程的示意图。
图6图示了根据本公开的一些方面的用于控制一个或多个测试器通道的不同控制过程之间的示例性比较的图形表示。
图7A-7B图示了根据本公开的一些方面的用于控制由多个DUT复用的一个或多个测试器通道的控制过程的示例性应用场景的图形表示。
图8图示了根据本公开的一些方面的用于控制测试设备中的一个或多个测试器通道的示例性方法的流程图。
将参照附图描述本公开。
具体实施方式
虽然讨论了特定的配置和布置,但应该理解,这仅用于说明目的。因此,在不脱离本公开的范围的情况下可以使用其他配置和布置。此外,本公开还可用于多种其他应用。本公开中描述的功能和结构特征可以与彼此并且以附图中未具体描绘的方式组合、调整和修改,使得这些组合、调整和修改在本公开的范围内。
一般来说,术语可以至少部分地根据上下文中的用法来理解。例如,本文使用的术语“一个或多个”至少部分取决于上下文,可以用于描述任何单数意义上的特征、结构或特性,或可以用于描述复数意义上的特征、结构或特性的组合。类似地,诸如“一”、“一个”或“该”之类的术语同样可以被理解为表达单数用法或表达复数用法,这至少部分地取决于上下文。此外,术语“基于”可以被理解为不一定旨在传达一组排他性的因素,而是可以允许存在不一定明确描述的附加因素,同样至少部分地取决于上下文。
诸如自动测试设备(automatic test equipment,ATE)之类的测试设备可以包括多个测试器通道。每个测试器通道可以被配置为输出波形信号以驱动耦合到测试器通道的来自多个DUT的多个引脚接收由多个引脚返回的对应信号。由于测试器通道的硬件成本高,因此测试设备中的测试器通道总数是有限的。测试设备中的每个测试器通道可以由多个DUT复用,使得可以降低每个DUT的测试成本。
例如,当测试器通道由多个DUT复用时,测试器通道可以同时耦合到来自多个DUT的多个引脚。测试器通道可以被配置为驱动来自多个DUT的多个引脚。例如,当多个DUT被测试时,测试器通道可以分别物理连接到来自多个DUT的多个引脚。多个引脚可以是相同类型的引脚(例如,多个引脚是写使能(write enable,WE)引脚或另一种合适类型的引脚),或不同类型的引脚(例如,多个引脚同时包括WE引脚、芯片使能(chip enable,CE)引脚和/或任何其他合适类型的引脚)。在这种情况下,测试器通道可以由来自多个DUT的多个引脚重用。因此,可以在多个DUT之间分担每个测试器通道的测试成本,并且可以降低每个DUT的测试成本。在另一示例中,第一测试器通道和第二测试器通道可以由多个DUT复用。第一测试器通道可以耦合到来自多个DUT的多个第一引脚,并且被配置为驱动多个第一引脚。第二测试器通道可以耦合到来自多个DUT的多个第二引脚,并且被配置为驱动多个第二引脚。在这种情况下,第一测试器通道可以由来自多个DUT的多个第一引脚重用,并且第二测试器通道可以由来自多个DUT的多个第二引脚重用。因此,可以降低每个DUT的测试成本。
相比之下,在没有测试器通道复用的情况下,测试设备中的每个测试器通道都可以耦合到单个DUT的单个引脚(例如,一个测试器通道耦合到一个DUT的一个引脚),并且由测试设备测试的DUT总数可能相对有限。每个DUT的测试成本可能相对较高。例如,测试设备可以包括128个测试器通道并且用于测试单数据速率(single data rate,SDR)NAND存储器件。每个SDR NAND存储器件的待测引脚总数为22个。如果测试设备中不应用测试器通道复用,则测试设备最多可以同时测试5个SDR NAND存储器件。因此,每个DUT的测试成本可能相对较高。
通过在测试设备中应用测试器通道复用,测试设备中的一个或多个测试器通道可以由多个DUT复用。一个或多个测试器通道中的每一个测试器通道可以物理地耦合到多个引脚,例如来自多个DUT的多个芯片使能(chip enable,CE)引脚或多个写使能(writeenable,WE)引脚。测试设备可以实施控制过程来控制一个或多个测试器通道。可能影响对一个或多个测试器通道的控制的示例性因素可以包括但不限于以下中的一个或多个:(1)将测试器通道分配或指派给DUT以实现测试器通道的最大利用效率;(2)测试一定数量的DUT所需的测试器通道数量;(3)由每个测试器通道消耗的测试设备中的逻辑资源或计算资源;(4)算法模式生成器(algorithmic pattern generator,ALPG)的编程复杂度和由测试程序控制ALPG的复杂度;以及(5)由ALPG输出的驱动源信号的数量(例如,ALPG的复杂度)等。
控制由DUT复用的一个或多个测试器通道的第一现有控制过程可以使用用于携带DUT控制(DUT control,DUTCTRL)位的DUTCTRL命令来实现。例如,DUTCTRL命令可以用于携带由DUTCTRL位表示的立即操作数。由DUTCTRL命令携带的DUTCTRL位可以通过引脚加扰复用器映射到对应的DUT引脚。ALPG指令中的每个DUTCTRL位都可以用来控制DUT的对应引脚的驱动。例如,当测试器通道由多个DUT复用时,必须连续修改DUTCTRL位以便分别驱动来自多个DUT的引脚。因此,DUTCTRL命令中的DUTCTRL位的编程在第一现有控制过程中可能是复杂且容易出错的。此外,第一现有控制过程没有DUT选择功能。例如,在第一现有控制过程中不能独立地选择多个DUT。另外,当同时向n个测试器通道提供驱动源信号时,第一现有控制过程可能无法独立控制n个测试器通道,其中n为正整数。
需要注意的是,当一个驱动源信号被同时提供给n个测试器通道时,可以在驱动源信号和n个测试器通道之间建立1:n驱动源信号到测试器通道(driving-source-signal-to-tester-channel,DSS-to-TCh)映射关系(例如,表示为DSS:TCh=1:n)。当m个驱动源信号被同时提供给n个测试器通道时,可以在m个驱动源信号和n个测试器通道之间建立m:nDSS-to-TCh映射关系(例如,DSS:TCh=m:n),其中m为正整数。
用于控制由DUT复用的一个或多个测试器通道的第二现有控制过程至少可以通过以下软件设置来实现:(1)通过DSEL/ALLDSEL命令来配置DUT选择功能(例如,选择DSELTchn),其中DSEL(或ALLDSEL)命令指示一个DUT的选择(或所有DUT的选择);(2)在套接字文件(socket file)中定义DSELTchn中包含的测试器通道,其中该套接字文件是格式化的文件;(3)创建5个DSEL表,其中每个DSEL表将驱动源信号(例如,ALPG信号)和时序格式相关联;(4)配置解码逻辑,以将DUT引脚映射到DSEL表;以及(5)为每个测试器通道设置DSEL解码地址。当驱动源信号被同时提供给n个测试器通道时(例如,当DSS:TCh=1:n被应用时),第二现有控制过程可以独立控制n个测试器通道。
然而,第二现有控制过程需要复杂的硬件实施方式以及复杂的软件实施方式(例如,需要至少5个上述软件设置,该软件设置编程不是用户友好的)。此外,驱动源信号与测试器通道之间的DSS-to-TCh映射关系依赖于DSEL表。由于只有5个DSEL表,其中驱动源信号的数量有限,并且时序格式的数量有限,因此由第二现有控制过程生成和管理的波形信号的总数是有限的。另外,第二现有控制过程中对测试器通道的控制不仅依赖于ALPG指令的DSEL字段中的DSEL命令,还依赖于ALPG指令中的其他命令,例如地址字段中的X/Y地址命令和DUT字段中的DUT命令。这可能会增加第二现有控制过程的应用的复杂性。下面结合图1提供了对第二现有控制过程的进一步描述。
为了解决上述问题中的一个或多个问题,本公开引入了一种解决方案,其中测试设备中的n个测试器通道可以由多个DUT复用,并且可以针对任何DSS-to-TCh映射关系而被独立控制。例如,可以基于选择索引和与一个或多个测试器通道相关联的一个或多个位图来控制通过一个或多个测试器通道的一个或多个波形信号的输出。此处公开的方案支持对于单个驱动源信号和n个测试器通道的1:n DSS-to-TCh映射关系(例如,DSS:TCh=1:n),其中驱动源信号可以被提供给n个测试器通道。这里公开的方案还支持对于m个驱动源信号和n个测试器通道的m:n DSS-to-TCh映射关系(例如,DSS:TCh=m:n),其中m个驱动源信号可以被提供给n个测试器通道。因此,本文公开的方案可以支持对于驱动源信号和n个测试器通道的灵活的DSS-to-TCh映射关系,使得测试设备对于驱动源信号和测试器通道可以有更可行的配置。因此,当与上述第一和第二现有控制过程相比时,测试设备可以提供更多的测试选项。
在本文公开的方案中,仅使用来自ALPG指令的选择命令(例如,DUT选择(DSEL)命令)来实现本文公开的功能,这不同于其中需要来自ALPG指令的各种命令的第二现有控制过程。因此,该方案中ALPG指令的编程可以更简单。每个ALPG指令的大小可以减少(例如,ALPG指令中的命令位更少),并且指令的执行可以更快。因此,可以节省用于存储指令的存储资源和用于执行指令的计算资源。例如,当与第二现有控制过程相比时,在更少的命令或指令被涉及的情况下,需要更少的逻辑(或更少的电路资源)来实现这里公开的方案。这里公开的方案对ALPG编程更加友好,其中所有驱动源信号都可以来自ALPG指令。
这里公开的方案中,每个测试器通道中只包括一个位图寄存器,这不同于其中每个测试器通道中都包括各种寄存器的第二现有控制过程(例如,如下图1所示)。这里公开的位图寄存器可以存储与测试器通道相关联的位图。从位图中选择位控制信号可以基于存储在选择寄存器中的选择索引来确定,并且可以在一个系统周期内(例如,以200MHz)完成。测试器通道的输出可以由位控制信号控制。因此,该方案可以提供一种简单直接的方法来实现对每个测试器通道的独立控制,并且与第一和第二现有控制过程相比,可以节省测试设备的资源。此外,位图的大小可以被扩展以容纳更多的DUT,使得可以将更多的DUT复用到每个测试器通道。因此,可以提高测试设备中资源的利用效率。在对DUT执行测试活动之前,可以初始化每个测试器通道中的位图。位图也可以基于实际测试需要进行配置或更新。
在此公开的方案中,此处不限制用于生成波形信号的驱动源信号的类型和时序格式的类型。例如,这里公开的方案支持任何类型的驱动源信号、任何数量的驱动源信号和任何类型的时序格式,这不同于其中驱动源信号的数量和时序格式的数量受DSEL表的限制的第二现有控制过程。
与本公开的一些方面一致,DSEL命令可以被包括在ALPG指令中(例如,DSEL命令是ALPG指令的一部分)。在一些实施方式中,ALPG指令(包括DSEL命令)可以由模式生成系统(例如,ALPG)生成。例如,ALPG指令(包括DSEL命令)可以由ALPG的处理器基于存储在ALPG中的指令生成。在另一示例中,ALPG指令(包括DSEL命令)可以由ALPG的处理器基于被提供给ALPG的用户输入来生成。在又一示例中,ALPG指令(包括DSEL命令)可以被预编程并预存储在ALPG中。在一些实施方式中,DSEL命令可以包括指示所选择的DUT的数据。因此,如下文更详细地描述的,可以基于DSEL命令生成下面描述的选择索引并将选择索引用于从位图中选择位控制信号。
图1图示了用于控制由多个DUT复用的一个或多个测试器通道的示例性控制过程100的示意图。控制过程100可以被实现为上述第二现有控制过程的示例。图1示出了被包括在测试设备中的五个DSEL表120和两个测试器通道104A和104B。每个DSEL表120可以将ALPG信号122映射到时序格式124。测试器通道104A可以包括DSEL表解码逻辑106A、AND门116A和复用器(multiplexer,MUX)118A。测试器通道104A可以包括用于分别存储DSEL标识符(identifier,ID)108A、解码ID 110A、启用DSEL表ID(enabled DSEL table ID)112A和禁用DSEL表ID(disabled DSEL table ID)114A的各种寄存器。类似地,测试器通道104B可以包括DSEL表解码逻辑106B、AND门116B和MUX 118B。测试器通道104B还可以包括用于分别存储DSEL标识符(ID)108B、解码ID 110B、启用DSEL表ID 112B和禁用DSEL表ID 114B的各种寄存器。控制过程100中的ALPG指令102可以包括地址(ADDR)字段中的ADDR命令、DSEL字段中的DSEL命令和DUT字段中的DUT命令。
测试器通道104A的启用DSEL表ID 112A和禁用DSEL表ID 114A可以被发送到DSEL表120,以确定针对测试器通道104A分别启用了哪个DSEL表120并且禁用了哪个DSEL表120。可替代地或另外地,测试器通道104B的启用DSEL表ID 112B和禁用DSEL表ID 114B可以被发送到DSEL表120,以确定针对测试器通道104B分别启用了哪个DSEL表120并且禁用了哪个DSEL表120。可以基于ALPG指令102中的DUT命令和DSEL表120来生成波形信号(例如,启用波形)和/或默认输出信号(例如,禁用波形)。例如,可以基于ALPG信号和启用DSEL表120中的时序格式来生成波形信号。在另一示例中,可以基于ALPG信号来生成默认输出信号。默认输出信号可以是停用信号(deactivated signal),以用于在DUT的引脚接收到默认输出信号时停用(或禁用)该引脚。
关于测试器通道104A,DSEL命令可以由测试器通道104A解释以基于套接字文件生成解释的DSEL ID。解释的DSEL ID可以与测试器通道104A的DSEL ID 108A进行比较。如果解释的DSEL ID与DSEL ID 108A相同,则可以生成启用(enabled,EN)信号并将其用作AND门116A的第一输入。然而,如果解释的DSEL ID与DSEL ID 108A不同,则可以生成禁用信号并将禁用信号用作AND门116A的第一输入。
DSEL表解码逻辑106A可以解释ADDR命令以获得解码地址,并且可以将解码地址与测试器通道104A的解码ID 110A进行比较。如果解码地址与解码ID 110A相同,则可以生成启用信号并将其用作AND门116A的第二输入。然而,如果解码地址与解码ID 110A不同,则可以生成禁用信号并将禁用信号用作AND门116A的第二输入。
AND门116A的输出可以用作MUX 118A的控制信号。可以基于AND门116A的第一输入和第二输入来生成AND门116A的输出。例如,如果第一输入和第二输入二者都是启用信号(例如,高电平信号),则AND门116A的输出(MUX 118A的控制信号)也可以是启用信号。在这种情况下,MUX 118A可以选择波形信号作为输出波形以通过测试器通道104A输出。在另一个示例中,如果第一输入或第二输入中的至少一个是禁用信号(例如,低电平信号),则AND门116A的输出(MUX 118A的控制信号)也可以是禁用信号。在这种情况下,MUX 118A可以选择默认输出信号作为输出波形以通过测试器通道104A输出。
关于测试器通道104B,可以执行类似的操作,使得波形信号或默认输出信号可以由MUX 118B选择并通过测试器通道104B输出。
当驱动源信号与测试器通道之间的1:n映射关系(DSS:TCh=1:n)被应用时,控制过程100可以独立地控制n个测试器通道。然而,控制过程100的实施方式可能是复杂的。例如,波形输出需要复杂的逻辑控制,在实践中复杂的逻辑控制可能会占用大量的逻辑资源,并且在高频应用中会造成时序收敛困难。例如,控制过程100的执行可能依赖于ALPG指令102的ADDR字段、DUT字段和DSEL字段,这可能增加对ALPG指令102的编程难度。每个测试器通道可能需要包括各种寄存器,以分别用于存储DSEL ID、解码ID、启用表ID和禁用表ID。因此,可能增加每个测试器通道的成本。此外,测试器通道和驱动源信号(以及时序格式)之间的映射依赖于有限数量的DSEL表。因此,只有一部分驱动源信号可以映射到测试器通道,这是由DSEL命令控制的。附加地,控制过程100的实施还可能需要至少5个上述关于第二现有控制过程的软件设置,这可能增加控制过程100的应用的复杂性。
图2示出了根据本公开的一些方面的包括测试设备204和多个DUT 214的示例性测试环境200的框图。在一些实施方式中,测试环境200可以包括外部装置202。外部装置202可以是服务器、移动电话、台式计算机、膝上型计算机、平板电脑、车载计算机、游戏终端、打印机、定位装置、可穿戴电子装置、智能传感器、虚拟现实(VR)装置、增强现实(AR)装置或其中具有存储装置的任何其他合适的电子装置。外部装置202可以包括处理器、存储器和用于提供这里描述的功能的任何其他合适的组件。
每个DUT 214可以是存储器件(例如,三维(3D)NAND闪存器件)、集成电路或任何其他类型的被测电子器件。例如,每个DUT 214可以是嵌入式多媒体卡(eMMC)、固态驱动器(SSD)或包括SSD的任何系统产品。每个DUT 214可以包括一组引脚,包括例如图2中所示的引脚A和引脚N。引脚A和N中的每一个都可以是数据(data,DQ)引脚、芯片使能(chipenable,CE)引脚、写使能(write enable,WE)引脚、读使能(read enable,RE)引脚或DUT214的任何其他合适的引脚。
测试设备204可以是自动测试设备(automatic test equipment,ATE)或用于执行针对DUT 214的测试的任何其他集成电路(integrated circuit,IC)测试器。通过举例的方式,图2示出了测试设备204耦合到多个DUT 214并且被配置为分别针对多个DUT 214执行测试。在一些实施方式中,可以同时执行针对多个DUT 214的测试。
在一些实施方式中,测试设备204可以包括模式生成系统206、选择寄存器208和分别包括一组波形驱动装置212A、……、212N的一组测试器通道210A、……、210N。测试器通道210A、…、210N可以统称为测试器通道210或单独地称为测试器通道210。波形驱动装置212A、…、212N可以统称为波形驱动装置212或单独称为波形驱动装置212。每个测试器通道210可以包括波形驱动装置212。
在一些实施方式中,每个测试器通道210可以由多个DUT 214复用。每个测试器通道210可以耦合到来自多个DUT 214的多个引脚,并且被配置为驱动多个引脚以在多个引脚上执行测试活动。例如,测试器通道210A(或波形驱动装置212A)耦合到来自多个DUT 214的多个引脚A,并被配置为驱动多个引脚A。测试器通道210N(或波形驱动装置212N)被耦合到来自多个DUT 214的多个引脚N,并且被配置为驱动多个引脚N。
模式生成系统206可以被配置为基于指令(例如,ALPG指令)来生成驱动源信号。驱动源信号可以包括地址模式(pattern)、数据模式或控制模式。模式生成系统206可以将驱动源信号发送到每个测试器通道210。模式生成系统206还可以将来自指令的选择命令(例如,DSEL字段中的DSEL命令)发送该选择寄存器208。下面可以参考图3更详细地描述模式生成系统206。
选择寄存器208可以由选择命令控制。例如,选择寄存器208可以被配置为基于选择命令来生成选择索引,并且存储选择索引。选择索引可以包括用于标识位图中的位控制信号的标识符(identifier,ID),这将在下面更详细地描述。选择寄存器208可以向耦合到选择寄存器208的每个测试器通道210提供选择索引。
选择寄存器208可以被配置为执行一个或多个操作以基于选择命令来更新选择索引。例如,基于选择命令,选择寄存器208可以通过将1或另一个正整数与选择索引的值相加来增加选择索引的值。在另一个示例中,选择寄存器208可以通过从选择索引的值中减去1或另一个正整数来减小选择索引的值。选择索引的更新值可以在选择命令被执行后的下一个指令周期中生效并使用。
在一些实施方式中,选择寄存器208可以可选地基于选择命令来生成全选信号。全选信号可以指示耦合到选择寄存器208的所有测试器通道210(等同地,所有波形驱动装置212)被启用(选择)以分别输出对应的波形信号。全选信号可以包括可被提供给耦合到选择寄存器208的每个测试器通道210的启用信号(例如,高电平信号)。
该组测试器通道210中的该组波形驱动装置212可以分别耦合到选择寄存器208和模式生成系统206。该组波形驱动装置212可以被配置为分别基于驱动源信号为该组测试器通道210生成一组波形信号。该组波形驱动装置212可以被配置为基于选择索引和与该组测试器通道210相关联的一组位图来控制通过该组测试器通道210的该组波形信号的输出。可替代地,一组波形驱动装置212可以被配置为基于全选信号控制通过该组测试器通道210的该组波形信号的输出。在下面参考图4-5更详细地描述测试器通道210、波形驱动装置212和位图。
图3图示了根据本公开的一些方面的图2的测试设备204中的示例性模式生成系统(例如,模式生成系统206)的框图。模式生成系统206可以包括输入/输出(I/O)接口304、时序发生器306、处理器308、存储器310、模式生成器314、选择器配置器322和源选择器324。在一些实施方式中,模式生成系统206可以可选地包括源选择器325。
I/O接口304可以是将模式生成系统206耦合到外部装置202的接口。例如,I/O接口304可以包括以下中的一个或多个:网络接口、通用串行总线(USB)、并行总线接口(PBI)、Thunderbolt或用于向外部装置202输出数据或从外部装置202接收数据的任何其他合适类型的接口。在一些实施方式中,I/O接口304可以从外部装置202接收数据并将数据发送到模式生成系统206的一个或多个组件。例如,I/O接口304从外部装置202接收指令或代码,并将指令或代码存储在存储器310中。
处理器308可以是任何合适类型的处理器,例如中央处理单元(CPU)、微处理器、片上系统(SoC)或应用处理器(AP)等。处理器308可以包括各种计算架构,包括复杂指令集计算机(CISC)架构、精简指令集计算机(RISC)架构或实现指令集的组合的架构。尽管图3中仅示出了单个处理器,但可以包括多个处理器。处理器308可以被配置为向存储器310发送数据或从存储器310接收数据。例如,处理器308可以被配置为从存储器310接收指令并执行指令以提供这里描述的功能。
存储器310存储数据,该数据可以包括用于执行本文所述技术的部分或全部的代码或例程。例如,存储器310可以存储指令312(例如,ALPG指令)。存储器310可以是动态随机存取存储器(DRAM)器件、静态随机存取存储器(SRAM)器件、硬盘驱动器、软盘驱动器、CD-ROM器件、DVD-ROM器件、DVD-RAM器件、DVD-RW器件、闪存器件(例如,NAND闪存器件)或一些其他合适的存储器件。在一些实施方式中,存储器310可以被包括在处理器308中。例如,处理器308可以使用现场可编程逻辑阵列(field-programmable logic array,FPGA)来实施,并且存储器310可以是被包括在FPGA中的存储器。
模式生成器314可以分别耦合到I/O接口304、时序发生器306、处理器308、存储器310、选择器配置器322和源选择器324。模式生成器314可以被配置为基于存储在存储器310中的指令312来生成多个源模式。在一些实施方式中,模式生成器314包括被配置为提供本文描述功能的可编程逻辑器件(PLD)(例如,FPGA)。在一些实施方式中,响应于指令312或存储在存储器310中的其他数据的执行,处理器308可以被配置为实施模式生成器314的功能。
在一些实施方式中,模式生成器314可以包括控制信号发生器316、地址发生器318和数据发生器320。由模式生成器314生成的多个源模式可以包括由控制信号发生器316生成的控制模式、由地址发生器318生成的地址模式和由数据发生器320生成的数据模式。多个源模式可以被提供给源选择器324。
在一些实施方式中,控制信号发生器316可以包括被配置为生成控制模式的控制器。控制信号发生器316可以从存储器310取回指令,基于该指令生成控制模式,并将控制模式输出到源选择器324。控制模式可以包括一组控制信号。例如,控制模式可以包括描述用于执行不同操作的一组命令的数据。
在一些实施方式中,地址发生器318可以包括被配置为生成地址模式的地址算术逻辑单元(arithmetic logic unit,ALU)。地址发生器318可以从存储器310取回指令,基于该指令来生成地址模式,并且将地址模式输出到源选择器324。地址模式可以包括描述存储器件的地址的数据。例如,地址模式包括嵌入在DUT 214中的NAND闪存器件的地址数据。
在一些实施方式中,数据发生器320可以从存储器310取回指令,基于该指令来生成数据模式,并将数据模式输出到源选择器324。数据模式可以包括例如:要通过操作执行的数据、要写入到嵌入在DUT 214中的存储器件的地址的数据、或用于执行针对DUT 214的测试的任何其他合适的数据。
时序发生器306可以分别耦合到控制信号发生器316和该组测试器通道210。时序发生器306可以被配置为生成一种或多种时序格式并且将一种或多种时序格式提供给测试设备204中的该组测试器通道210。在一些实施方式中,时序发生器306可以包括被配置为存储时序格式查找表的RAM。时序格式查找表可以用于存储各种时序格式,例如包括由时序发生器306生成的一种或多种时序格式。时序格式可以包括例如0边缘、1边缘、2边缘、归一(return to one,RTO)、归零(return to zero,RTZ)、不归零(not return to zero,NRZ)、STROBE位置等。在一些实施方式中,时序发生器306可以从控制信号发生器316接收一个或多个控制信号,并基于一个或多个控制信号来生成一个或多个时序格式。在一些实施方式中,时序发生器306可以向不同的测试器通道210提供相同的时序格式。在一些实施方式中,时序发生器306可以向不同的测试器通道210提供不同的时序格式。
在一些实施方式中,时序发生器306可以由一组测试器通道210共享(例如,如图3或图4A所示)。例如,时序发生器306可以向测试器通道210中的每个测试器通道提供时序格式。在一些实施方式中,每个测试器通道210可以包括它自己的时序发生器,以用于生成它的时序格式(例如,如图4B所示)。例如,每个测试器通道210可以包括单独的时序发生器306。
选择器配置器322可以分别耦合到I/O接口304、处理器308、存储器310、模式生成器314和源选择器324。在一些实施方式中,选择器配置器322可以使用可编程逻辑器件来实施,该可编程逻辑器件例如被配置为提供这里描述的功能的FPGA。在一些实施方式中,响应于指令312或存储在存储器310中的其他数据的执行,处理器308可以被配置为实施选择器配置器322的功能。
选择器配置器322可以被配置为控制源选择器324的多个输入和源选择器324的输出之间的映射。例如,选择器配置器322可以从存储器310取回指令312并且基于指令312为源选择器324生成源选择信号,使得源选择器324可以基于源选择信号来选择多个源模式中的一个源模式作为输出。
源选择器324可以分别耦合到I/O接口304、处理器308、存储器310、模式生成器314、选择器配置器322和一组测试器通道210A、……、210N。在一些实施方式中,源选择器324可以是引脚加扰器。源选择器324可以包括一个或多个MUX。源选择器324可以从模式生成器314接收多个源模式并从选择器配置器322接收源选择信号。源选择器324可以复用多个源模式以基于源选择信号来生成输出。例如,源选择器324可以基于源选择信号来选择多个源模式中的一个源模式作为输出。源选择器324的输出可被称为耦合到源选择器324的一组波形驱动装置212A、……、212N的驱动源信号。驱动源信号可以包括数据模式、控制模式或地址模式。
在一些实施方式中,模式生成系统206还可以包括一个或多个附加源选择器,使得一个或多个附加驱动源信号可以分别从一个或多个附加源选择器输出,并被提供给其他测试器通道210。例如,模式生成器系统206还可以包括源选择器325,源选择器325分别耦合到选择器配置器322、模式生成器314和测试器通道210X。测试器通道210X可以包括波形驱动装置212X。选择器配置器322可以被配置为通过生成对应的源选择信号并将该对应的源选择信号提供给源选择器325来控制源选择器325的多个输入和源选择器325的输出之间的映射。源选择器325可以从模式生成器314接收多个源模式并从选择器配置器322接收对应的源选择信号。源选择器325可以基于对应的源选择信号来选择多个源模式中的一个源模式作为输出。源选择器325的输出可以被称为耦合到源选择器325的波形驱动装置212X的驱动源信号。波形驱动装置212X还可以从时序发生器306接收时序格式。
图4A图示了根据本公开的一些方面的在图2的测试设备204中具有波形驱动装置(例如,波形驱动装置212)的示例性测试器通道(例如,测试器通道210)的框图。波形驱动装置212可以包括位图寄存器402、波形发生器404和输出逻辑电路406。在一些实施方式中,测试器通道210可以由多个DUT 214复用,使得测试器通道210中的波形驱动装置212可以耦合到并被配置为驱动分别来自多个DUT 214的多个引脚Z。
波形发生器404可以从耦合到波形驱动装置212的源选择器324接收驱动源信号,并且从耦合到波形驱动装置212的时序发生器306接收时序格式。波形发生器404可以被配置为基于驱动源信号和时序格式生成波形信号。在一些实施方式中,波形发生器404还可以生成默认输出信号。默认输出信号可以是停用信号。如果默认输出信号被提供给DUT 214的引脚,则表明DUT 214的引脚未被测试。在一些实施方式中,波形发生器404包括被配置为提供这里描述的功能的FPGA。
位图寄存器402可以被配置为存储与测试器通道210相关联的位图。位图可以用于控制测试器通道210的输出行为。例如,位图可以用于控制通过测试器通道210将波形信号输出到多个引脚Z。具体地,位图可以包括多个位控制信号。可以基于耦合到测试器通道210的多个DUT 214的总数来设置位图中的多个位控制信号的总数(例如,位图的大小)。例如,位图中的多个位控制信号的总数可以等于耦合到测试器通道210的多个DUT 214的总数。位图的大小可以根据耦合到测试器通道210的多个DUT 214的数量可调整。每个位控制信号可以是启用信号(例如,高电平信号,或“1”)或禁用信号(例如,低电平信号,或“0”)。
位图中的每个位控制信号可以对应于来自多个测试器通道的测试器通道,并且可以用于控制当DUT由来自选择寄存器208的选择索引选择时通过测试器通道210到多个引脚Z的波形信号输出。例如,位图寄存器402可以基于来自选择寄存器208的选择索引从位图中选择与DUT相对应的位控制信号。如果所选择的位控制信号是启用信号,则波形信号可以通过测试器通道210输出到多个引脚Z。可替代地,如果选择的位控制信号是禁用信号,则可以禁止波形信号通过测试器通道210输出到多个引脚Z。在一些实施方式中,可以基于位图中的位控制信号独立地控制多个DUT 214。在一些实施方式中,可以基于位图中的位控制信号独立地控制来自多个DUT 214的多个引脚Z。
在一些实施方式中,测试器通道210的位图可以基于实际需要通过软件设置或用户配置来灵活配置。例如,位图中的位控制信号的值可以基于不同测试器通道210与多个DUT 214之间的连接关系、对多个DUT 214执行的测试类型、多个DUT 214的实际测试需求、在多个DUT 214上执行的测试行为等进行配置。在一些实施方式中,位图中的位控制信号的值可以经由软件设置的应用编程接口(application programming interface,API)进行修改,以便可以相应地修改测试器通道210的输出行为。
输出逻辑电路406可以分别耦合到位图寄存器402和波形发生器404。输出逻辑电路406可以被配置为基于从位图中选择的位控制信号或从选择寄存器208接收的全选信号来控制通过测试器通道210的波形信号的输出。例如,响应于位控制信号是启用信号,输出逻辑电路406可以被配置为通过测试器通道210将波形信号输出到多个引脚Z。可替代地,响应于位控制信号是禁用信号,输出逻辑电路406可以被配置为禁止波形信号通过测试器通道210输出到多个引脚Z。在另一个示例中,如果从选择寄存器208接收到全选信号,则输出逻辑电路406可以被配置为通过测试器通道210将波形信号输出到多个引脚Z。在一些实施方式中,由输出逻辑电路406响应于位控制信号是启用信号而输出的波形信号和由输出逻辑电路406响应于接收到全选信号而输出的波形信号可以彼此相同或不同,这取决于波形发生器404响应于位控制信号是启用信号或响应于接收到全选信号而如何生成波形信号。
在一些实施方式中,输出逻辑电路406可以使用被配置为提供这里描述的功能的可编程逻辑器件(programmable logic device,PLD)(例如,FPGA)来实施。在一些实施方式中,输出逻辑电路406可以使用专用集成电路(application specific integratedcircuit,ASIC)来实施。
在一些实施方式中,输出逻辑电路406可以包括OR门408和MUX 410。OR门408可以耦合到位图寄存器402以接收从位图中选择的位控制信号。在一些实施方式中,OR门408还可以从选择寄存器208接收全选信号。OR门408可以被配置为基于位控制信号或全选信号中的至少一个来生成OR输出。例如,如果从选择寄存器208接收到的全选信号指示要选择测试器通道210(或选择波形驱动装置212)来输出波形信号,则OR门408可以生成启用信号并将其输出到MUX 410。在另一个示例中,如果从位图中选择的位控制信号是启用信号(“1”),则OR门408可以将启用信号(“1”)输出到MUX 410。在又一个示例中,如果没有接收到全选信号并且位控制信号是禁用信号(“0”),则OR门408可以向MUX 410输出禁用信号(“0”)。
MUX 410可以耦合到OR门408和波形发生器404以分别接收OR输出和波形信号,并且被配置为基于OR输出来控制波形信号通过测试器通道210的输出。具体地,响应于OR输出是启用信号,MUX 410可以通过测试器通道210将波形信号输出到多个引脚Z。响应于OR输出是禁用信号,MUX 410可以通过测试器通道210将默认输出信号输出到多个引脚Z。在这种情况下,波形信号不被输出到多个引脚Z。
例如,多个引脚Z可以是来自多个DUT 214的多个CE引脚,其由低电平信号激活。波形信号可以是具有时序格式的低电平信号,并且默认输出信号可以是高电平信号。响应于OR输出为启用信号,MUX 410可以通过测试器通道210将具有时序格式的低电平信号输出到多个引脚Z,使得多个引脚Z被低电平信号激活。然而,响应于OR输出为禁用信号,MUX 410可以通过测试器通道210将高电平信号输出到多个引脚Z,使得多个引脚Z被高电平信号停用。
需要说明的是,被提供给波形发生器404的驱动源信号和时序格式可以分别为任何驱动源信号和任意的时序格式,并且不限于任何特定的形式。这与图1的控制过程100不同,在控制过程100中驱动源信号和时序格式受DSEL表120限制。因此,本文公开的波形驱动装置212可以具有生成任何合适类型的波形信号的更高的灵活性。
图4B图示了根据本公开的一些方面的在图2的测试设备200中具有波形驱动装置(例如,波形驱动装置212)的另一个示例性测试器通道的框图。在图4B中,测试器通道210可以包括它自己的用于生成时序格式的时序发生器306。图4B可以包括与上面针对图4A描述的那些组件类似的组件,并且在此不再重复相似的描述。
图5示出了根据本公开的一些方面的用于控制由多个DUT 214复用的一个或多个测试器通道210的示例性控制过程500的示意图。一个或多个测试器通道210可以耦合到多个DUT 214(例如,16个DUT),使得每个测试器通道210可以由多个DUT 214复用。一个或多个测试器通道210可以包括测试器通道210A和测试器通道210B。
测试器通道210A可以包括波形驱动装置212A。波形驱动装置212A可以被配置为分别驱动来自多个DUT 214的多个引脚A。波形驱动装置212A包括用于存储第一位图的位图寄存器402A、波形发生器404A和输出逻辑电路406A。输出逻辑电路406A可以包括OR门408A和MUX 410A。第一位图可以包括16位控制信号,分别由从0到15的ID标识。类似地,测试器通道210B可以包括波形驱动装置212B。波形驱动装置212B可以被配置为分别驱动来自多个DUT214的多个引脚B。波形驱动装置212B包括用于存储第二位图的位图寄存器402B、波形发生器404B和输出逻辑电路406B。输出逻辑电路406B可以包括OR门408B和MUX 410B。第二位图还可以包括16位控制信号,分别由从0到15的ID标识。
在一些实施方式中,选择寄存器208可以从指令502接收选择命令并且基于该选择命令生成(或更新)选择索引。由于第一位图或第二位图的大小为16,因此选择索引的取值范围可以在0到15之间(例如,0≤选择索引≤15)。作为示例,假设生成的(或更新的)选择索引可以具有3的值(例如,选择索引=3)。选择寄存器208可以将选择索引分别发送到波形驱动装置212A的位图寄存器402A和波形驱动装置212B的位图寄存器402B。时序发生器306可以分别向波形驱动装置212A的波形发生器404A和波形驱动装置212B的波形发生器404B发送时序格式。类似地,源选择器324可以分别向波形发生器404A和波形发生器404B发送驱动源信号。
关于测试器通道210A,波形发生器404A可以基于时序格式和驱动源信号来生成第一波形信号。例如,驱动源信号可以包括用于测试来自多个DUT 214的多个引脚A的地址模式、数据模式或控制模式中的一个。波形发生器404A可以生成携带地址模式、数据模式或控制模式的信息的第一波形信号,格式为RTO、RTZ、NRZ或由时序格式指示的其他格式。波形发生器404A还可生成第一默认输出信号。在一些实施方式中,第一默认输出信号的生成可以不取决于时序格式。可以基于驱动源信号来生成或选择第一默认输出信号。例如,各种默认输出信号可以预先编程或预先存储在波形驱动装置212A中,并且可以基于驱动源信号从各种默认输出信号中选择第一默认输出信号。第一波形信号和第一默认输出信号可以被输入到MUX 410A。位图寄存器402A可以基于选择索引(选择索引=3)来输出与ID=3相对应的位控制信号。本示例中,与ID=3相对应的位控制信号为启用信号(“1”)。位控制信号可以输入到OR门408A,使OR门408A输出OR输出“1”。基于OR输出“1”,MUX 410A可选择第一波形信号通过测试器通道210A输出到多个引脚A。也就是说,测试器通道210A(或波形驱动装置212A)被启用(或选择)以将第一波形信号输出到多个引脚A。
关于测试器通道210B,波形发生器404B可以基于时序格式和驱动源信号来生成第二波形信号。波形发生器404B还可生成第二默认输出信号。第二波形信号和第二默认输出信号可以被输入到MUX 410B。位图寄存器402B可以基于选择索引(选择索引=3)来输出与ID=3相对应的位控制信号。在这个示例中,与ID=3相对应的位控制信号是禁用信号(“0”)。位控制信号可以输入到OR门408B,使OR门408B输出OR输出“0”。基于OR输出“0”,MUX410B可以选择第二默认输出信号通过测试器通道210B输出到多个引脚B。也就是说,测试器通道210B(或波形驱动装置212B)被禁止(或未被选择)向多个引脚B输出第二波形信号。
结果,测试器通道210A的输出控制可以独立于测试器通道210B的输出控制。例如,通过测试器通道210A的第一波形信号的输出控制可以独立于通过测试器通道210B的第二波形信号的输出控制。
在一些实施方式中,选择寄存器208可以可选地分别向OR门408A和408B提供全选信号。在这种情况下,OR门408A和408B二者可以分别生成OR输出“1”。MUX 410A可以选择第一波形信号以通过测试器通道210A输出到多个引脚A。MUX 410B可以选择第二波形信号以通过测试器通道210B输出到多个引脚B。也就是说,测试器通道210A(或波形驱动装置212A)被启用(或选择)以将第一波形信号输出到多个引脚A;并且同时,测试器通道210B(或波形驱动装置212B)被启用(或选择)以将第二波形信号输出到多个引脚B。
值得注意的是,即使测试器通道210A和210B被启用(或选择)以同时输出波形信号,通过测试器通道210A和210B输出的波形信号也可能不同,因为每个测试器通道210A或210B都使其自己的波形驱动装置生成自己的波形信号。例如,来自测试器通道210A的第一波形信号可以不同于来自测试器通道210B的第二波形信号。这与图1的控制过程100不同,在控制过程100中,由于图1中的每一个测试器通道不生成其自己的波形信号,因此相同的波形信号被生成并同时输出到所有启用的(或选择的)测试器通道。因此,本文公开的测试设备204可以通过针对测试活动提供不同的波形信号而以比图1中的控制过程100更高的灵活性来执行测试活动。
图6图示了根据本公开的一些方面的用于控制一个或多个测试器通道的不同控制过程之间的示例性比较的图形表示。表1、表2、表3示出了分别针对第一现有控制过程、第二现有控制过程(例如,图1的控制过程100)和图5的控制过程500被提供有相同的驱动源信号的对测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1的控制。也就是说,对于表1-3中的每一个表,在驱动源信号和测试器通道之间设置1:n DSS-to-TCh映射关系(DSS:TCh=1:n)。
关于表1,ALPG指令中的DURCTRL位可以被配置为在第一现有控制过程中同时控制所有测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1的启用或禁用。例如,通过配置ALPG指令中的DURCTRL位,可以启用所有测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1同时输出波形信号(例如,如表1所示,其中每个测试器通道的驱动使能(driving enablement)为“1”)。可替代地,通过配置ALPG指令中的DURCTRL位,可以同时禁用所有测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1,使得不通过测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1输出任何波形信号(默认输出信号除外)。结果,当DSS:TCh=1:n时,第一现有控制过程无法独立控制测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1中的每一个测试器通道。
关于表2,需要复杂的DSEL表解码逻辑(例如,图1的106A或106B)以及来自ALPG指令的DSEL命令和地址命令来控制第二现有控制过程中的每个测试器通道TCh_0、TCh_1、TCh_2、……或TCh_n-1的启用或禁用。可以基于驱动源信号来生成波形信号或默认输出信号中的至少一个。DSEL表解码逻辑可以对地址命令进行解码以生成解码地址(例如,假设解码地址=2,作为示例)。可以从DUT命令获得解释的DSEL ID(例如,假设解释的DSELID=3,作为示例)。表2中分别列出了测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1的解码ID和DSEL ID。
对于每个测试器通道,测试器通道的解码ID与解码地址进行比较,并且测试器通道的DSEL ID也与解释的DSEL ID进行比较。如果测试器通道的解码ID等于解码地址,并且测试器通道的DSEL ID等于解释的DSEL ID,则可以启用测试器通道以输出波形信号。否则,可以禁用测试器通道(例如,可以从测试器通道输出默认输出信号)。例如,如表2所示,测试器通道TCh_2和TCh_n-2的解码ID和DSEL ID分别等于解码地址和解释的DSEL ID。可以分别启用测试器通道TCh_2和TCh_n-2以输出波形信号(例如,如表2所示,其中测试器通道TCh_2或TCh_n-2的驱动使能为“1”)。可以禁用剩余的测试器通道(例如,如表2所示,其中每个剩余测试器通道的驱动使能为“0”)。
如上所述,第二现有方法的实施方式可能是复杂的(例如,具有复杂的硬件实施方式和复杂的软件设置)。由第二现有控制过程生成和管理的波形信号的数量是有限的。此外,第二方法中对测试器通道的控制不仅依赖于DSEL命令,还依赖于ALPG指令中的其他命令,例如地址命令和DUT命令。这可能会增加第二现有控制过程的应用的复杂性。此外,每个启用的测试器通道只能同时输出相同的波形信号,在与其中可以从不同启用的测试器通道输出不同的波形信号的图5的控制过程500相比时,这可能会限制测试设备的测试性能。
关于表3,本文公开的控制过程500可以基于选择命令(例如,DSEL命令)来确定选择索引。举例来说,假设选择指数等于3(例如,选择指数=3)。表3中分别列出了测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1的位图。每个位图中的位控制信号的ID从右到左为0、1、2、3、……、15(例如,假设有16个DUT)。例如,对于测试器通道TCh_0,位图中ID=0、1、2、3、…、13、14、15的位控制信号分别为“1”、“0”、“1”、“1”、……、“1”、“0”和“1”。控制过程500可以分别为测试器通道TCh_0、TCh_1、TCh_2、……、TCh_n-1生成波形信号。例如,分别为测试器通道TCh_0和TCh_2生成第一波形信号和第二波形信号。
对于每个测试器通道,控制过程500可以基于测试器通道的位图和选择索引来确定用于测试器通道的位控制信号。控制过程500可以基于测试器通道的位控制信号来确定是启用还是禁用测试器通道输出对应的波形信号。例如,对于测试器通道TCh_0和TCh_2中的每个测试器通道,与选择索引(选择索引=3)相对应的位控制信号为“1”。测试器通道TCh_0和TCh_2可以被启用以同时输出第一波形信号和第二波形信号。其余测试器通道被禁用(例如,如表3所示,其中每个剩余测试器通道的驱动使能为“0”)。
与第二现有方法相比,这里公开的控制过程500的实施方式相对简单(例如,如图2-5所示)。与需要ALPG指令中的多个命令的第二现有方法不同,本文所提供的公开内容中,当DSS:TCh=1:n时,ALPG指令中的DSEL命令用于实现对每个测试器通道的独立控制。因此,对ALPG指令的编程可以被简化并且更加用户友好。
图7A-7B图示了根据本公开的一些方面的用于控制由多个DUT复用的一个或多个测试器通道的控制过程的示例性应用场景700和750的图形表示。可以存在要在图7A-7B中进行测试的DUT阵列(例如,以两行和16列排列的总共32个DUT)。DUT阵列的第一行可以包括DUT(0,0)、DUT(0,1)、……和DUT(0,15),并且DUT阵列的第二行可以包括DUT(1,0)、DUT(1,1)、……和DUT(1,15)。DUT阵列中的每一个DUT可以是存储器件,例如NAND闪存、DRAM等;并且存储器件中的每一个存储器件至少被提供有CE引脚、DQ引脚和WE引脚。
参考图7A,测试设备可以包括测试器通道210A、210B、210C、210D、210E、210F和210G。图7A中使用的测试设备还可以包括类似测试设备204的组件的其他组件,并且类似的描述在此将不再重复。测试器通道210A、210B、210C、210D、210E、210F和210G可以分别包括波形驱动装置212A、212B、212C、212D、212E、212F和212G。波形驱动装置212A、212B、212C、212D、212E、212F和212G可以包括分别用于存储位图702、704、706、708、710、712和714的位图寄存器。在一个示例中,可以根据连接到测试器通道210E或由一定数量的多个DUT 214的DQ引脚复用的测试器通道210E的多个DUT的数量,来设置位图702、704、706、708、710、712和714的大小。
DUT阵列的每列中DUT的CE引脚耦合到相同的测试器通道。例如,DUT阵列的每列中DUT的CE引脚物理耦合到相同的测试器通道。具体地,测试器通道210A由DUT(0,0)和DUT(1,0)的CE引脚复用,使得测试器通道210A耦合到并且被配置为驱动DUT(0,0)和DUT(1,0)的CE引脚。测试器通道210B由DUT(0,1)和DUT(1,1)的CE引脚复用,使得测试器通道210B耦合到并被配置为驱动DUT(0,1)和DUT(1,1)的CE引脚。测试器通道210C由DUT(0,15)和DUT(1,15)的CE引脚复用,使得测试器通道210C耦合到并被配置为驱动DUT(0,15)和DUT(1,15)的CE引脚。
DUT阵列的每行中的DUT的WE引脚耦合到相同的测试器通道。例如,测试器通道210D由DUT(0,0)、DUT(0,1)、……和DUT(0,15)的WE引脚复用,使得测试器通道210D耦合到并被配置为驱动DUT(0,0)、DUT(0,1)、……和DUT(0,15)的WE引脚。测试器通道210F由DUT(1,0)、DUT(1,1)、……和DUT(1,15)的WE引脚复用,使得测试器通道210F耦合到并被配置为驱动DUT(1,0)、DUT(1,1)、……和DUT(1,15)的WE引脚。
DUT阵列的每行中DUT的DQ引脚耦合到相同的测试器通道。例如,测试器通道210E由DUT(0,0)、DUT(0,1)、……和DUT(0,15)的DQ引脚复用,使得测试器通道210E耦合到并被配置为驱动DUT(0,0)、DUT(0,1)、……和DUT(0,15)的DQ引脚。测试器通道210G由DUT(1,0)、DUT(1,1)、……和DUT(1,15)的DQ引脚复用,使得测试器通道210G耦合到并被配置为驱动DUT(1,0)、DUT(1,1)、……和DUT(1,15)的DQ引脚。
图7A的测试设备可以向测试器通道210D和210F提供第一驱动源信号以分别生成第一WE波形信号和第二WE波形信号。由于测试器通道210D的位图708中的所有位控制信号为“1”,因此测试器通道210D被启用以将第一WE波形信号输出到DUT阵列第一行中的DUT的WE引脚,而不管选择索引的值是多少。类似地,由于测试器通道210F的位图712中的所有位控制信号为“1”,因此测试器通道210F被启用以将第二WE波形信号输出到DUT阵列的第二行中的DUT的WE引脚,而不管选择索引的值是多少。因此,无论选择索引的值如何,DUT阵列中所有DUT的WE引脚都被激活。
同样,图7A的测试设备可以向测试器通道210E和210G提供第二驱动源信号以分别生成第一DQ波形信号和第二DQ波形信号。由于测试器通道210E和210G的位图710和714中的所有位控制信号为“1”,因此测试器通道210E被启用以将第一DQ波形信号输出到DUT阵列的第一行中的DUT的DQ引脚,并且测试器通道210G被启用以将第二DQ波形信号输出到DUT阵列第二行中的DUT的DQ引脚,而不管选择索引的值是多少。因此,无论选择索引的值是多少,DUT阵列中所有DUT的DQ引脚都被激活。
图7A的测试设备可以提供第三驱动源信号(例如,CE驱动源信号)到测试器通道210A、210B、210C以及耦合到其他列(在图7A中未示出)中的DUT的CE引脚的其他测试器通道,使得分别生成第一CE波形信号、第二CE波形信号、第三CE波形信号和其他CE波形信号。在图7A中,CE驱动源信号与测试器通道之间的DSS-to-TCh映射关系为1:16(例如,对于CE驱动源信号,DSS:TCh=1:16)。当选择索引等于0时,测试器通道210A被启用以基于测试器通道210A的位图702将第一CE波形信号输出到DUT阵列的第一列中的DUT的CE引脚。其他测试器通道210B和210C分别被禁用和禁止输出第二和第三CE波形信号。在这种情况下,可以通过测试器通道210B(或210C)输出默认输出信号,以停用DUT阵列的第二(或第十五)列中的DUT的CE引脚。结果,当选择索引等于0时,仅选择DUT阵列的第一列中的DUT进行测试。
类似地,当选择索引等于1时,测试器通道210B可以被启用以输出第二CE波形信号。其他测试器通道210A和210C分别被禁用和禁止输出第一和第三CE波形信号。结果,当选择索引等于1时,仅选择DUT阵列的第二列中的DUT进行测试。当选择索引等于2到15之间的任何整数时,可以执行类似的操作,并且类似的操作在此将不再重复。
这里公开的选择索引可以由ALPG指令中的选择命令配置。例如,选择索引可以用选择命令中携带的值赋值,或者可以在下一个测试循环中增加1或减少1。在一些实施方式中,可以将全选信号发送到测试器通道210A、210B、210C中的每一个测试器通道以及耦合到其他列中的DUT的CE引脚的其他测试器通道,从而可以选择DUT阵列中的所有DUT以同时进行测试。
根据上面对图7A的描述,应注意,可通过位图的配置来实现对DUT阵列中的一个或多个DUT的选择。通过改变选择索引的值,可以基于位图从DUT阵列中选择不同的DUT。例如,如上所述,当选择索引等于0时,可以基于位图702来选择DUT(0,0)和DUT(1,0)。通过将选择索引改变为1,可以基于位图704来选择DUT(0,1)和DUT(1,1)。注意,DUT的选择也可以通过修改位图的配置来改变。
参考图7B,图7B中的测试设备可以具有与图7A中的测试设备的组件类似的组件,并且类似的描述在此将不再重复。图7B的测试设备可以向测试器通道210A提供第一CE驱动源信号,向测试器通道210B提供第二CE驱动源信号,向测试器通道210C提供第三CE驱动源信号,以及向耦合到其他列(图7B中未示出)中的DUT的CE引脚的其他测试器通道提供其他CE驱动源信号。然后,图7B的测试设备可以分别生成第一CE波形信号、第二CE波形信号、第三CE波形信号和其他CE波形信号。在图7B中,CE驱动源信号与测试器通道之间的DSS-to-TCh映射关系为1:1(例如,对于每个CE驱动源信号,DSS:TCh=1:1)。
当选择索引等于0时,测试器通道210A被启用以基于测试器通道210A的位图702将第一CE波形信号输出到DUT阵列的第一列中的DUT的CE引脚。其他测试器通道210B和210C分别被禁用和禁止输出第二和第三CE波形信号。结果,当选择索引等于0时,仅选择DUT阵列的第一列中的DUT进行测试。类似地,当选择索引等于1时,测试器通道210B可以被启用以输出第二CE波形信号。其他测试器通道210A和210C分别被禁用和禁止输出第一和第三CE波形信号。结果,当选择索引等于1时,仅选择DUT阵列的第二列中的DUT进行测试。当选择索引等于2到15之间的任何整数时,可以执行类似的操作,并且类似的描述在此将不再重复。
与图7A中的测试设备的配置相比,图7B中的测试设备的配置可以实现类似的功能,但是需要更多的CE驱动源信号(例如,每个测试器通道一个CE驱动源信号),这会导致CE驱动源信号上的资源浪费。因此,与图7B的测试设备相比,图7A中的测试设备的配置可以在资源利用方面实现更高的效率。
图8示出了根据本公开的一些方面的用于控制测试设备中的一个或多个测试器通道的方法800的流程图。方法800可以由测试设备204的组件来实施。应当理解,方法800中所示的操作可能不是穷尽的,并且其他操作也可以在任何所示操作之前、之后或之间执行。此外,一些操作可以同时执行,或者以与图8所示不同的顺序执行。
在一些实施方式中,一个或多个测试器通道耦合到多个DUT,使得每个测试器通道由多个DUT复用。
参考图8,方法800开始于操作802处,其中基于选择命令来生成选择索引。例如,选择寄存器208可以基于选择命令来生成并存储选择索引。
方法800进行到操作804,如图8所示,其中基于驱动源信号为一个或多个测试器通道分别生成一个或多个波形信号。例如,每个测试器通道中的波形发生器404可以基于驱动源信号和时序格式为测试器通道生成对应的波形信号。
方法800进行到操作806,如图8所示,其中基于选择索引和与一个或多个测试器通道相关联的一个或多个位图,分别控制通过一个或多个测试器通道的一个或多个波形信号的输出。在一些实施方式中,对于与对应位图和对应波形信号相关联的每个测试器通道,基于选择索引从对应位图中选择位控制信号。响应于位控制信号为启用信号,通过测试器通道输出对应的波形信号。或者,响应于位控制信号为禁用信号,对应的波形信号被禁止通过测试器通道输出。在一些实施方式中,可以接收指示对一个或多个测试器通道的选择的全选信号。响应于接收全选信号,可以分别通过一个或多个测试器通道输出一个或多个波形信号。
在一些实施方式中,一个或多个测试器通道可以包括第一测试器通道和第二测试器通道。一个或多个位图可以包括与第一测试器通道相关联的第一位图和与第二测试器通道相关联的第二位图。一个或多个波形信号可以包括用于第一测试器通道的第一波形信号和用于第二测试器通道的第二波形信号。可以基于第一位图和选择索引来控制通过第一测试器通道的第一波形信号的输出。可以基于第二位图和选择索引来控制通过第二测试器通道的第二波形信号的输出。
根据本公开的一个方面,一种用于测试器通道的波形驱动装置包括波形发生器、位图寄存器和输出逻辑电路。波形发生器被配置为基于驱动源信号来生成波形信号。位图寄存器被配置为存储与测试器通道相关联的位图。输出逻辑电路耦合到位图寄存器和波形发生器,并被配置为基于来自位图的位控制信号控制通过测试器通道的波形信号的输出。
在一些实施方式中,为了控制通过测试器通道的波形信号的输出,输出逻辑电路还被配置为:响应于位控制信号是启用信号,通过测试器通道输出波形信号;或者响应于位控制信号为禁用信号,禁止通过测试器通道输出波形信号。
在一些实施方式中,输出逻辑电路包括OR门和复用器。该OR门耦合到位图寄存器以接收来自位图寄存器的位控制信号,并被配置为基于位控制信号来生成OR输出。复用器耦合到OR门以及波形发生器,以分别接收OR输出及波形信号,并被配置为基于OR输出来控制通过测试器通道的波形信号的输出。
在一些实施方式中,OR门被配置为进一步基于指示对测试器通道的选择的全选信号来生成OR输出。
在一些实施方式中,为了基于OR输出通过测试器通道输出控制波形信号,复用器还被配置为:响应于OR输出是启用信号,通过测试器通道输出波形信号;或者响应于OR输出为禁用信号,通过测试器通道输出默认输出信号。
在一些实施方式中,位图包括多个位控制信号。位图寄存器还被配置为基于选择索引从多个位控制信号中选择位控制信号。
在一些实施方式中,选择索引包括位图中的位控制信号的ID。
在一些实施方式中,位图中的多个位控制信号的总数基于耦合到测试器通道的多个DUT的总数来设置。
在一些实施方式中,多个DUT中的每一个是包括数据(DQ)引脚的存储器件。位图中的多个位控制信号的总数是根据耦合到由多个DUT的DQ引脚复用的测试器通道的多个DUT的总数来设置的。
在一些实施方式中,测试器通道被多个DUT复用,使得测试器通道中的波形驱动装置被耦合到来自多个DUT的多个引脚并且被配置为分别驱动来自多个DUT的多个引脚。
在一些实施方式中,驱动源信号包括地址模式、数据模式或控制模式。
在一些实施方式中,波形发生器被配置为进一步基于时序格式来生成波形信号。
根据本公开的另一方面,一种测试设备包括多个测试器通道。每个测试器通道包括波形发生器、位图寄存器和输出逻辑电路。波形发生器被配置为基于驱动源信号来生成波形信号。位图寄存器被配置为存储与测试器通道相关联的位图。输出逻辑电路耦合到位图寄存器和波形发生器,并被配置为基于来自位图的位控制信号来控制通过测试器通道的波形信号的输出。
在一些实施方式中,为了控制通过测试器通道的波形信号的输出,输出逻辑电路还被配置为响应于位控制信号是启用信号,通过测试器通道输出波形信号,或者响应于位控制信号为禁用信号,禁止通过测试器通道输出波形信号。
在一些实施方式中,输出逻辑电路包括OR门和复用器。OR门耦合到位图寄存器以接收来自位图寄存器的位控制信号,并被配置为基于位控制信号来生成OR输出。复用器耦合到OR门以及波形发生器,以分别接收OR输出及波形信号,并被配置为基于OR输出来控制通过测试器通道的波形信号的输出。
在一些实施方式中,OR门被配置为进一步基于指示对测试器通道的选择的全选信号来生成OR输出。
在一些实施方式中,为了基于OR输出来控制通过测试器通道的波形信号的输出,复用器还被配置为响应于OR输出是启用信号,通过测试器通道输出波形信号,或者响应于OR输出为禁用信号,通过测试器通道输出默认输出信号。
在一些实施方式中,波形发生器被配置为进一步基于时序格式来生成波形信号。
在一些实施方式中,多个测试器通道耦合到多个被测器件(DUT),使得每个测试器通道由多个DUT复用。
在一些实施方式中,多个DUT布置成阵列。阵列的每一列中的DUT的第一引脚耦合到来自多个测试器通道的对应的测试器通道。阵列的每一行中的DUT的第二引脚耦合到来自多个测试器通道的另一个对应的测试器通道。
根据本公开的又一方面,一种测试设备包括选择寄存器和用于一个或多个测试器通道的一个或多个波形驱动装置。选择寄存器被配置为存储选择索引。选择索引是基于选择命令确定的。一个或多个波形驱动装置耦合到选择寄存器,并被配置为分别基于驱动源信号为一个或多个测试器通道生成一个或多个波形信号。一个或多个波形驱动装置进一步被配置为基于选择索引和与一个或多个测试器通道相关联的一个或多个位图分别控制通过一个或多个测试器通道的一个或多个波形信号的输出。
在一些实施方式中,对应的测试器通道的每个波形驱动装置包括波形发生器、位图寄存器和输出逻辑电路。波形发生器被配置为基于驱动源信号为对应的测试器通道生成对应的波形信号。位图寄存器被配置为存储与对应的测试器通道相关联的对应的位图并基于选择索引从对应的位图中选择位控制信号。输出逻辑电路耦合到位图寄存器及波形发生器,并且被配置为基于位控制信号来控制通过对应的测试器通道的对应的波形信号的输出。
在一些实施方式中,为了控制通过对应的测试器通道的对应的波形信号的输出,输出逻辑电路还被配置为响应于位控制信号是启用信号,通过对应的测试器通道输出对应的波形信号。或者,输出逻辑电路还被配置为响应于位控制信号为禁用信号,禁止通过对应的测试器通道输出对应的波形信号。
在一些实施方式中,输出逻辑电路包括OR门和复用器。OR门耦合到位图寄存器以接收来自位图寄存器的位控制信号,并被配置为基于位控制信号生成OR输出。复用器耦合到OR门以及波形发生器,以分别接收OR输出及对应的波形信号,并且被配置为基于OR输出来控制通过对应的测试器通道的对应的波形信号的输出。
在一些实施方式中,OR门被配置为进一步基于指示对所述一个或多个测试器通道的选择的全选信号来生成OR输出。
在一些实施方式中,为了基于OR输出来控制通过对应的测试器通道的对应的波形信号的输出,复用器还被配置为:响应于OR输出是启用信号,通过对应的测试器通道输出对应的波形信号;或者响应于OR输出为禁用信号,通过对应的测试器通道输出默认输出信号。
在一些实施方式中,一个或多个测试器通道耦合到多个DUT,使得每个测试器通道由多个DUT复用。
在一些实施方式中,一个或多个测试器通道包括第一测试器通道和第二测试器通道。一个或多个波形驱动装置包括用于第一测试器通道的第一波形驱动装置和用于第二测试器通道的第二波形驱动装置。第一波形驱动装置耦合到来自多个DUT的多个第一引脚并配置为分别驱动来自多个DUT的多个第一引脚。第二波形驱动装置耦合到来自多个DUT的多个第二引脚并配置为分别驱动来自多个DUT的多个第二引脚。
在一些实施方式中,第一波形驱动装置被配置为基于驱动源信号来生成第一波形信号。第二波形驱动装置被配置为基于驱动源信号来生成第二波形信号。通过第一测试器通道的第一波形信号的输出控制独立于通过第二测试器通道的第二波形信号的输出控制。
在一些实施方式中,第一波形信号不同于第二波形信号。
在一些实施方式中,一个或多个位图中的每一个位图包括多个位控制信号。基于耦合到一个或多个测试器通道的多个DUT的总数来设置多个位控制信号的总数。
在一些实施方式中,多个DUT中的每一个DUT是包括数据(DQ)引脚的存储器件。位图中的多个位控制信号的总数是根据耦合到由多个DUT的DQ引脚复用的测试器通道的多个DUT的总数来设置的。
在一些实施方式中,驱动源信号包括地址模式、数据模式或控制模式。
在一些实施方式中,一个或多个波形发生器被配置为分别进一步基于一个或多个测试器通道的一个或多个时序格式来生成一个或多个波形信号。
根据本公开的又一方面,公开了一种用于控制测试设备中的一个或多个测试器通道的方法。基于选择命令来生成选择索引。分别基于驱动源信号来生成用于一个或多个测试器通道的一个或多个波形信号。基于选择索引和与一个或多个测试器通道相关联的一个或多个位图,分别控制通过一个或多个测试器通道的一个或多个波形信号的输出。
在一些实施方式中,一个或多个测试器通道耦合到多个DUT,使得每个测试器通道由多个DUT复用。
在一些实施方式中,一个或多个测试器通道包括第一测试器通道和第二测试器通道。一个或多个位图包括与第一测试器通道相关联的第一位图和与第二测试器通道相关联的第二位图。一个或多个波形信号包括用于第一测试器通道的第一波形信号和用于第二测试器通道的第二波形信号。分别控制通过一个或多个测试器通道的一个或多个波形信号的输出包括:基于第一位图和选择索引来控制第一波形信号通过第一测试器通道到来自多个DUT的多个第一引脚的输出;以及基于第二位图和选择索引来控制第二波形信号通过第二测试器通道到来自多个DUT的多个第二引脚的输出。
在一些实施方式中,第一波形信号是基于驱动源信号生成的。第二波形信号是基于驱动源信号生成的。
在一些实施方式中,第一波形信号不同于第二波形信号。
在一些实施方式中,每个位图包括多个位控制信号。每个位图中的多个位控制信号的总数是基于耦合到一个或多个测试器通道的多个DUT的总数来设置的。
在一些实施方式中,多个DUT中的每一个DUT是包括数据(DQ)引脚的存储器件。位图中的多个位控制信号的总数是根据耦合到由多个DUT的DQ引脚复用的测试器通道的多个DUT的总数来设置。
在一些实施方式中,控制分别通过一个或多个测试器通道的一个或多个波形信号的输出包括:对于与对应的位图和对应的波形信号相关联的每个测试器通道,基于选择索引来选择来自对应的位图的位控制信号;响应于位控制信号为启用信号,通过测试器通道输出对应的波形信号;或响应于位控制信号为禁用信号,禁止通过测试器通道输出对应的波形信号。
在一些实施方式中,控制分别通过一个或多个测试器通道的一个或多个波形信号的输出包括:接收指示对一个或多个测试器通道的选择的全选信号;以及响应于接收到全选信号,分别通过一个或多个测试器通道输出一个或多个波形信号。
在一些实施方式中,驱动源信号包括地址模式、数据模式或控制模式。
在一些实施方式中,生成一个或多个波形信号包括分别基于驱动源信号和一个或多个测试器通道的一个或多个时序格式来生成一个或多个波形信号。
根据本公开的又一方面,公开了一种用于控制测试设备中的测试器通道的方法。获得与测试器通道相关联的位图。波形信号是基于驱动源信号或时序格式中的至少一个生成的。基于来自位图的位控制信号来控制通过测试器通道的波形信号的输出。
在一些实施方式中,控制通过测试器通道的波形信号的输出包括响应于位控制信号是启用信号,通过测试器通道输出波形信号,或响应于位控制信号是禁用信号,禁止通过测试器通道输出波形信号。
在一些实施方式中,位图包括多个位控制信号。基于选择索引从多个位控制信号中选择位控制信号。
在一些实施方式中,位图中的多个位控制信号的总数是基于耦合到测试器通道的多个被测器件(DUT)的总数来设置的。
在一些实施方式中,多个DUT中的每一个DUT是包括数据(DQ)引脚的存储器件。位图中的多个位控制信号的总数是根据耦合到由多个DUT的DQ引脚复用的测试器通道的多个DUT的总数来设置的。
在一些实施方式中,测试器通道由多个DUT复用,使得测试器通道被配置为分别驱动来自多个DUT的多个引脚。
对具体实施方式的前述描述可以容易地修改和/或适用于各种应用。因此,基于在此呈现的教导和指导,这样的改编和修改旨在在所公开的实施方式的等同物的含义和范围内。
本公开的广度和范围不应受任何上述示例性实施方式的限制,而应仅根据所附权利要求及其等同物来定义。
Claims (51)
1.一种用于测试器通道的波形驱动装置,包括:
波形发生器,所述波形发生器被配置为基于驱动源信号生成波形信号;
位图寄存器,所述位图寄存器被配置为存储与所述测试器通道相关联的位图,其中,所述测试器通道由多个被测器件(DUT)复用;以及
输出逻辑电路,所述输出逻辑电路耦合到所述位图寄存器和所述波形发生器,并且被配置为基于来自所述位图的、由选择索引选择的位控制信号来对通过所述测试器通道的所述波形信号向所述多个被测器件的输出进行控制。
2.如权利要求1所述的波形驱动装置,其中,为了控制通过所述测试器通道的所述波形信号的输出,所述输出逻辑电路还被配置为:
响应于所述位控制信号为启用信号,通过所述测试器通道输出所述波形信号;或者
响应于所述位控制信号为禁用信号,禁止通过所述测试器通道输出所述波形信号。
3.如权利要求1所述的波形驱动装置,其中,所述输出逻辑电路包括:
OR门,所述OR门耦合到所述位图寄存器以接收来自所述位图寄存器的所述位控制信号,并且被配置为基于所述位控制信号来生成OR输出;以及
复用器,所述复用器耦合到所述OR门和所述波形发生器以分别接收所述OR输出和所述波形信号,并且被配置为基于所述OR输出来控制通过所述测试器通道的所述波形信号的输出。
4.如权利要求3所述的波形驱动装置,其中,所述OR门被配置为进一步基于指示对所述测试器通道的选择的全选信号来生成所述OR输出。
5.如权利要求3所述的波形驱动装置,其中,为了基于所述OR输出来控制通过所述测试器通道的所述波形信号的输出,所述复用器还被配置为:
响应于所述OR输出为启用信号,通过所述测试器通道输出所述波形信号;或者
响应于所述OR输出为禁用信号,通过所述测试器通道输出默认输出信号。
6.如权利要求1所述的波形驱动装置,其中:
所述位图包括多个位控制信号;并且
所述位图寄存器还被配置为基于所述选择索引从所述多个位控制信号中选择所述位控制信号。
7.如权利要求6所述的波形驱动装置,其中,所述选择索引包括所述位图中的所述位控制信号的标识符(ID)。
8.如权利要求6所述的波形驱动装置,其中,所述位图中的所述多个位控制信号的总数是基于耦合到所述测试器通道的所述多个被测器件的总数来设置的。
9.如权利要求6所述的波形驱动装置,其中:
所述多个被测器件中的每一个被测器件是包括数据(DQ)引脚的存储器件;并且
所述位图中的所述多个位控制信号的总数是根据耦合到由所述多个被测器件的数据引脚复用的测试器通道的所述多个被测器件的总数来设置的。
10.如权利要求8所述的波形驱动装置,其中,所述测试器通道中的所述波形驱动装置耦合为并且被配置为驱动分别来自所述多个被测器件的多个引脚。
11.如权利要求1-10中任一项所述的波形驱动装置,其中,所述驱动源信号包括地址模式、数据模式或控制模式。
12.如权利要求1-10中任一项所述的波形驱动装置,其中,所述波形发生器被配置为进一步基于时序格式来生成所述波形信号。
13.一种测试设备,包括:
多个测试器通道,其中,每个测试器通道由多个被测器件(DUT)复用,并且每个测试器通道包括:
波形发生器,所述波形发生器被配置为基于驱动源信号生成波形信号;
位图寄存器,所述位图寄存器被配置为存储与所述测试器通道相关联的位图;以及
输出逻辑电路,所述输出逻辑电路耦合到所述位图寄存器和所述波形发生器,并且被配置为基于来自所述位图的、由选择索引选择的位控制信号来对通过所述测试器通道的所述波形信号向所述多个被测器件的输出进行控制。
14.如权利要求13所述的测试设备,其中,为了控制通过所述测试器通道的所述波形信号的输出,所述输出逻辑电路还被配置为:
响应于所述位控制信号为启用信号,通过所述测试器通道输出所述波形信号;或者
响应于所述位控制信号为禁用信号,禁止通过所述测试器通道输出所述波形信号。
15.如权利要求13所述的测试设备,其中,所述输出逻辑电路包括:
OR门,所述OR门耦合到所述位图寄存器以接收来自所述位图寄存器的所述位控制信号,并且被配置为基于所述位控制信号来生成OR输出;以及
复用器,所述复用器耦合到所述OR门和所述波形发生器以分别接收所述OR输出和所述波形信号,并且被配置为基于所述OR输出来控制通过所述测试器通道的所述波形信号的输出。
16.如权利要求15所述的测试设备,其中,所述OR门被配置为进一步基于指示对所述测试器通道的选择的全选信号来生成所述OR输出。
17.如权利要求15所述的测试设备,其中,为了基于所述OR输出来控制通过所述测试器通道的所述波形信号的输出,所述复用器还被配置为:
响应于所述OR输出为启用信号,通过所述测试器通道输出所述波形信号;或者
响应于所述OR输出为禁用信号,通过所述测试器通道输出默认输出信号。
18.如权利要求13-17中任一项所述的测试设备,其中,所述波形发生器被配置为进一步基于时序格式来生成所述波形信号。
19.如权利要求13-17中任一项所述的测试设备,其中,所述多个测试器通道耦合到所述多个被测器件。
20.如权利要求19所述的测试设备,其中:
所述多个被测器件排列成阵列;
所述阵列的每一列中的被测器件的第一引脚耦合到来自所述多个测试器通道的对应的测试器通道;并且
所述阵列的每一行中的被测器件的第二引脚耦合到来自所述多个测试器通道的另一个对应的测试器通道。
21.一种测试设备,包括:
选择寄存器,所述选择寄存器被配置为存储选择索引,所述选择索引基于选择命令来确定;以及
用于一个或多个测试器通道的一个或多个波形驱动装置,其中,每个测试器通道由多个被测器件(DUT)复用,所述一个或多个波形驱动装置耦合到所述选择寄存器并且被配置为:
基于驱动源信号为所述一个或多个测试器通道分别生成一个或多个波形信号;以及
基于所述选择索引选择的与所述一个或多个测试器通道相关联的一个或多个位图中的位控制信号,分别对通过所述一个或多个测试器通道的所述一个或多个波形信号向所述多个被测器件的输出进行控制。
22.如权利要求21所述的测试设备,其中,用于对应的测试器通道的每个波形驱动装置包括:
波形发生器,所述波形发生器被配置为基于所述驱动源信号为所述对应的测试器通道生成对应的波形信号;
位图寄存器,所述位图寄存器被配置为存储与所述对应的测试器通道相关联的对应的位图,并且基于所述选择索引从所述对应的位图中选择所述位控制信号;以及
输出逻辑电路,所述输出逻辑电路耦合到所述位图寄存器和所述波形发生器,并且被配置为基于所述位控制信号来控制通过所述对应的测试器通道的所述对应的波形信号的输出。
23.如权利要求22所述的测试设备,其中,为了控制通过所述对应的测试器通道的所述对应的波形信号的输出,所述输出逻辑电路还被配置为:
响应于所述位控制信号为启用信号,通过所述对应的测试器通道输出所述对应的波形信号;或者
响应于所述位控制信号为禁用信号,禁止通过所述对应的测试器通道输出所述对应的波形信号。
24.如权利要求22所述的测试设备,其中,所述输出逻辑电路包括:
OR门,所述OR门耦合到所述位图寄存器以接收来自所述位图寄存器的所述位控制信号,并且被配置为基于所述位控制信号来生成OR输出;以及
复用器,所述复用器耦合到所述OR门和所述波形发生器,以分别接收所述OR输出和所述对应的波形信号,并且被配置为基于所述OR输出来控制通过所述对应的测试器通道的所述对应的波形信号的输出。
25.如权利要求24所述的测试设备,其中,所述OR门被配置为进一步基于指示对所述一个或多个测试器通道的选择的全选信号来生成所述OR输出。
26.如权利要求24所述的测试设备,其中,为了基于所述OR输出来控制通过所述对应的测试器通道的所述对应的波形信号的输出,所述复用器还被配置为:
响应于所述OR输出为启用信号,通过所述对应的测试器通道输出所述对应的波形信号;或者
响应于所述OR输出为禁用信号,通过所述对应的测试器通道输出默认输出信号。
27.如权利要求21所述的测试设备,其中,所述一个或多个测试器通道耦合到所述多个被测器件。
28.如权利要求27所述的测试设备,其中:
所述一个或多个测试器通道包括第一测试器通道和第二测试器通道;
所述一个或多个波形驱动装置包括用于所述第一测试器通道的第一波形驱动装置和用于所述第二测试器通道的第二波形驱动装置;
所述第一波形驱动装置分别耦合为并且被配置为驱动来自所述多个被测器件的多个第一引脚;并且
所述第二波形驱动装置分别耦合为并且被配置为驱动来自所述多个被测器件的多个第二引脚。
29.如权利要求28所述的测试设备,其中:
所述第一波形驱动装置被配置为基于所述驱动源信号来生成第一波形信号;
所述第二波形驱动装置被配置为基于所述驱动源信号来生成第二波形信号;并且
对通过所述第一测试器通道的所述第一波形信号的输出控制独立于对通过所述第二测试器通道的所述第二波形信号的输出控制。
30.如权利要求29所述的测试设备,其中,所述第一波形信号不同于所述第二波形信号。
31.如权利要求27-30中任一项所述的测试设备,其中:
所述一个或多个位图的每一个位图包括多个位控制信号;并且
所述多个位控制信号的总数是基于耦合到所述一个或多个测试器通道的所述多个被测器件的总数来设置的。
32.如权利要求27-30中任一项所述的测试设备,其中:
所述多个被测器件中的每一个被测器件是包括数据(DQ)引脚的存储器件;并且
所述位图中的所述多个位控制信号的总数是根据耦合到由所述多个被测器件的数据引脚复用的测试器通道的所述多个被测器件的总数来设置的。
33.如权利要求21-30中任一项所述的测试设备,其中,所述驱动源信号包括地址模式、数据模式或控制模式。
34.如权利要求21-30中任一项所述的测试设备,其中,所述一个或多个波形发生器被配置为分别进一步基于所述一个或多个测试器通道的一个或多个时序格式来生成所述一个或多个波形信号。
35.一种用于控制测试设备中的一个或多个测试器通道的方法,包括:
基于选择命令来生成选择索引;
基于驱动源信号为所述一个或多个测试器通道分别生成一个或多个波形信号,其中,每个测试器通道由多个被测器件(DUT)复用;以及
基于所述选择索引选择的与所述一个或多个测试器通道相关联的一个或多个位图中的位控制信号,分别对通过所述一个或多个测试器通道的所述一个或多个波形信号向所述多个被测器件的输出进行控制。
36.如权利要求35所述的方法,其中,所述一个或多个测试器通道耦合到所述多个被测器件。
37.如权利要求36所述的方法,其中:
所述一个或多个测试器通道包括第一测试器通道和第二测试器通道;
所述一个或多个位图包括与所述第一测试器通道相关联的第一位图以及与所述第二测试器通道相关联的第二位图;
所述一个或多个波形信号包括用于所述第一测试器通道的第一波形信号和用于所述第二测试器通道的第二波形信号;以及
分别控制通过所述一个或多个测试器通道的所述一个或多个波形信号的输出包括:
基于所述第一位图和所述选择索引,控制所述第一波形信号通过所述第一测试器通道输出到来自所述多个被测器件的多个第一引脚;以及
基于所述第二位图和所述选择索引,控制所述第二波形信号通过所述第二测试器通道输出到来自所述多个被测器件的多个第二引脚。
38.如权利要求37所述的方法,还包括:
基于所述驱动源信号来生成所述第一波形信号;以及
基于所述驱动源信号来生成所述第二波形信号。
39.如权利要求37所述的方法,其中,所述第一波形信号不同于所述第二波形信号。
40.如权利要求36所述的方法,其中:
每个位图包括多个位控制信号;并且
每个位图中的所述多个位控制信号的总数是基于耦合到所述一个或多个测试器通道的所述多个被测器件的总数来设置的。
41.如权利要求36所述的方法,其中:
所述多个被测器件中的每一个被测器件是包括数据(DQ)引脚的存储器件;并且
所述位图中的所述多个位控制信号的总数是根据耦合到由所述多个被测器件的数据引脚复用的测试器通道的所述多个被测器件的总数来设置的。
42.如权利要求35-41中任一项所述的方法,其中,分别控制通过所述一个或多个测试器通道的所述一个或多个波形信号的输出包括:
对于与对应的位图和对应的波形信号相关联的每个测试器通道,
基于所述选择索引从所述对应的位图中选择所述位控制信号;
响应于所述位控制信号为启用信号,通过所述测试器通道输出所述对应的波形信号;或者
响应于所述位控制信号为禁用信号,禁止通过所述测试器通道输出所述对应的波形信号。
43.如权利要求35-41中任一项所述的方法,其中,分别控制通过所述一个或多个测试器通道的所述一个或多个波形信号的输出包括:
接收指示对所述一个或多个测试器通道的选择的全选信号;以及
响应于接收到所述全选信号,分别通过所述一个或多个测试器通道输出所述一个或多个波形信号。
44.如权利要求35-41中任一项所述的方法,其中,所述驱动源信号包括地址模式、数据模式或控制模式。
45.如权利要求35-41中任一项所述的方法,其中,生成所述一个或多个波形信号包括:
分别基于所述驱动源信号和所述一个或多个测试器通道的一个或多个时序格式来生成所述一个或多个波形信号。
46.一种用于控制测试设备中的测试器通道的方法,包括:
获取与所述测试器通道相关联的位图,其中,所述测试器通道由多个被测器件(DUT)复用;
基于驱动源信号或时序格式中的至少一个来生成波形信号;以及
基于来自所述位图的、由选择索引选择的位控制信号来对通过所述测试器通道的所述波形信号向所述多个被测器件的输出进行控制。
47.如权利要求46所述的方法,其中,控制通过所述测试器通道的所述波形信号的输出包括:
响应于所述位控制信号为启用信号,通过所述测试器通道输出所述波形信号;或者
响应于所述位控制信号为禁用信号,禁止通过所述测试器通道输出所述波形信号。
48.如权利要求46-47中任一项所述的方法,其中:
所述位图包括多个位控制信号;并且
所述方法还包括基于所述选择索引从所述多个位控制信号中选择所述位控制信号。
49.如权利要求48所述的方法,其中,所述位图中的所述多个位控制信号的总数是基于耦合到所述测试器通道的所述多个被测器件的总数来设置的。
50.如权利要求49所述的方法,其中:
所述多个被测器件中的每一个被测器件是包括数据(DQ)引脚的存储器件;并且
所述位图中的所述多个位控制信号的总数是根据耦合到由所述多个被测器件的数据引脚复用的测试器通道的所述多个被测器件的总数来设置的。
51.如权利要求49所述的方法,其中,所述测试器通道被配置为分别驱动来自所述多个被测器件的多个引脚。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410009732.0A CN117825937A (zh) | 2021-10-30 | 2021-10-30 | 测试设备中的测试器通道复用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2021/127747 WO2023070614A1 (en) | 2021-10-30 | 2021-10-30 | Tester channel multiplexing in test equipment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410009732.0A Division CN117825937A (zh) | 2021-10-30 | 2021-10-30 | 测试设备中的测试器通道复用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114174843A CN114174843A (zh) | 2022-03-11 |
CN114174843B true CN114174843B (zh) | 2024-01-30 |
Family
ID=80489996
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410009732.0A Pending CN117825937A (zh) | 2021-10-30 | 2021-10-30 | 测试设备中的测试器通道复用 |
CN202180003903.3A Active CN114174843B (zh) | 2021-10-30 | 2021-10-30 | 测试设备中的测试器通道复用 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410009732.0A Pending CN117825937A (zh) | 2021-10-30 | 2021-10-30 | 测试设备中的测试器通道复用 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230133863A1 (zh) |
CN (2) | CN117825937A (zh) |
WO (1) | WO2023070614A1 (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432797A (en) * | 1990-12-19 | 1995-07-11 | Advantest Corporation | IC tester having a pattern selector capable of selecting pins of a device under test |
JP2000098997A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 文字表示装置及び方法 |
CN1591035A (zh) * | 2003-09-04 | 2005-03-09 | 印芬龙科技股份有限公司 | 用于选择测试模式输出通道的测试布置及方法 |
CN106950486A (zh) * | 2015-12-23 | 2017-07-14 | 致茂电子股份有限公司 | 自动测试设备的群组化时间测量模块及其方法 |
CN111752484A (zh) * | 2020-06-08 | 2020-10-09 | 深圳大普微电子科技有限公司 | 一种ssd控制器、固态硬盘及数据写入方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3833341B2 (ja) * | 1997-05-29 | 2006-10-11 | 株式会社アドバンテスト | Ic試験装置のテストパターン発生回路 |
US7009968B2 (en) * | 2000-06-09 | 2006-03-07 | Broadcom Corporation | Gigabit switch supporting improved layer 3 switching |
JP2005524852A (ja) * | 2002-05-08 | 2005-08-18 | エヌピーテスト, インコーポレイテッド | 多目的メモリを有するテスタシステム |
SG113006A1 (en) * | 2004-01-04 | 2005-07-28 | Teradyne Inc | Silicon-on-insulator channel architecture of automatic test equipment |
US11783064B2 (en) * | 2017-07-10 | 2023-10-10 | Intel Corporation | Techniques to provide hardware enforced protection environment for a system management mode |
CN109799373A (zh) * | 2019-02-18 | 2019-05-24 | 杭州长川科技股份有限公司 | 具备多通道同步功能的任意波形发生器 |
CN113272906B (zh) * | 2021-03-30 | 2024-04-16 | 长江存储科技有限责任公司 | 具有引脚功能映射的模式生成系统 |
-
2021
- 2021-10-30 CN CN202410009732.0A patent/CN117825937A/zh active Pending
- 2021-10-30 WO PCT/CN2021/127747 patent/WO2023070614A1/en unknown
- 2021-10-30 CN CN202180003903.3A patent/CN114174843B/zh active Active
- 2021-12-01 US US17/539,704 patent/US20230133863A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432797A (en) * | 1990-12-19 | 1995-07-11 | Advantest Corporation | IC tester having a pattern selector capable of selecting pins of a device under test |
JP2000098997A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 文字表示装置及び方法 |
CN1591035A (zh) * | 2003-09-04 | 2005-03-09 | 印芬龙科技股份有限公司 | 用于选择测试模式输出通道的测试布置及方法 |
CN106950486A (zh) * | 2015-12-23 | 2017-07-14 | 致茂电子股份有限公司 | 自动测试设备的群组化时间测量模块及其方法 |
CN111752484A (zh) * | 2020-06-08 | 2020-10-09 | 深圳大普微电子科技有限公司 | 一种ssd控制器、固态硬盘及数据写入方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114174843A (zh) | 2022-03-11 |
WO2023070614A1 (en) | 2023-05-04 |
US20230133863A1 (en) | 2023-05-04 |
CN117825937A (zh) | 2024-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113272906B (zh) | 具有引脚功能映射的模式生成系统 | |
US7184915B2 (en) | Tiered built-in self-test (BIST) architecture for testing distributed memory modules | |
US7143326B2 (en) | Test system algorithmic program generators | |
EP1604372A1 (en) | Memory built-in self-test (bist) architecture having distributed command interpretation and generalized command protocol | |
JP2012028003A (ja) | パケットベース・メモリテスタ用パターン発生器 | |
US20070061640A1 (en) | Integrated circuit tester with software-scaleable channels | |
KR100544213B1 (ko) | 데이터 직렬변환기를 구비한 반도체 테스터 | |
KR20220053011A (ko) | 직접 액세스 하이브리드 테스팅을 위한 장치 및 방법 | |
JP2015509257A (ja) | パラレルメモリテストを実行するためのデバイスおよび方法 | |
CN114174843B (zh) | 测试设备中的测试器通道复用 | |
KR20020033560A (ko) | 불량열 프로그램 소모 시간 회피 방법 | |
JP3923428B2 (ja) | メモリの不良救済解析処理方法及びこの方法を実施するメモリ試験装置 | |
CN112992253A (zh) | 用于内嵌非操作重复命令的设备及方法 | |
KR100513406B1 (ko) | 반도체 시험장치 | |
US6249533B1 (en) | Pattern generator | |
EP1666904A1 (en) | Test apparatus and test module | |
US6076179A (en) | Method and apparatus of increasing the vector rate of a digital test system | |
JP4874391B2 (ja) | 試験装置 | |
KR100408395B1 (ko) | 다 핀의 반도체 장치를 효율적으로 테스트할 수 있는반도체 테스트 시스템 및 테스트 방법 | |
KR100830959B1 (ko) | 낸드 플래쉬 메모리 소자의 테스트 장치 | |
KR100519532B1 (ko) | 테스트 회로 | |
JP2007047098A (ja) | 試験装置 | |
KR20020020862A (ko) | 메모리 테스터 어드레스 채널 관리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |