KR100830959B1 - 낸드 플래쉬 메모리 소자의 테스트 장치 - Google Patents

낸드 플래쉬 메모리 소자의 테스트 장치 Download PDF

Info

Publication number
KR100830959B1
KR100830959B1 KR1020070035400A KR20070035400A KR100830959B1 KR 100830959 B1 KR100830959 B1 KR 100830959B1 KR 1020070035400 A KR1020070035400 A KR 1020070035400A KR 20070035400 A KR20070035400 A KR 20070035400A KR 100830959 B1 KR100830959 B1 KR 100830959B1
Authority
KR
South Korea
Prior art keywords
flash memory
nand flash
memory device
data
test
Prior art date
Application number
KR1020070035400A
Other languages
English (en)
Inventor
유호상
현근호
이상집
Original Assignee
주식회사디아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사디아이 filed Critical 주식회사디아이
Priority to KR1020070035400A priority Critical patent/KR100830959B1/ko
Application granted granted Critical
Publication of KR100830959B1 publication Critical patent/KR100830959B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

낸드 플래쉬(NAND Flash) 메모리 소자의 번인 테스트 속도를 개선하기 위한 테스트 장치를 제시한다.
본 발명의 테스트 장치는 클럭 신호에 반응하여 어드레스 및 데이터 신호를 입력받아 번인보드에 장착된 테스트 대상 낸드 플래쉬 메모리 소자에 기록할 제 1 및 제 2 데이터/어드레스 신호를 출력하는 멀티플랙서, 멀티플랙서로부터 출력된 제 1 데이터/어드레스 신호를 테스트 대상 낸드 플래쉬 메모리 소자에 드라이브하고, 낸드 플래쉬 메모리 소자로부터 독출된 데이터가 일시 저장되는 제 1 드라이버 및 레지스터, 멀티플랙서로부터 출력된 제 2 데이터/어드레스 신호를 테스트 대상 낸드 플래쉬 메모리 소자에 드라이브하고, 낸드 플래쉬 메모리 소자로부터 독출된 데이터가 일시 저장되는 제 2 드라이버 및 레지스터 및 클럭 신호에 반응하여 제 1 및 제 2 드라이버 및 레지스터로부터 제 1 및 제 2 데이터/어드레스 신호를 각각 입력받아, 어드레스 신호와 클럭 신호에 따라 테스트 대상 낸드 플래쉬 메모리 소자에 데이터를 기록하고, 독출 명령에 따라 낸드 플래쉬 메모리 소자에 저장된 데이터를 제 1 및 제 2 드라이버 및 레지스터로 출력하는 번인보드를 포함한다.
낸드 플래쉬, 테스트

Description

낸드 플래쉬 메모리 소자의 테스트 장치{Apparatus for Test of NAND Flash Memory Device}
도 1은 일반적인 낸드 플래쉬 메모리 소자의 테스트 장치를 설명하기 위한 도면,
도 2는 본 발명에 의한 낸드 플래쉬 메모리 소자의 테스트 장치를 설명하기 위한 도면,
도 3 및 도 4는 본 발명에 의한 낸드 플래쉬 메모리 소자를 이용한 테스트시 테스트 속도 향상 개념을 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 부호 설명>
20 : 테스트 장치 210 : 멀티플랙서
220 : 제 1 드라이버 및 레지스터 230 : 제 2 드라이버 및 레지스터
240 : 번인 보드 250 : PC
본 발명은 반도체 메모리 소자 테스트 장치에 관한 것으로, 보다 구체적으로는 낸드 플래쉬(NAND Flash) 메모리 소자의 번인 테스트 속도를 개선하기 위한 테스트 장치에 관한 것이다.
일반적으로, 반도체 메모리 소자를 제조하여 최종 출시하기 전에 반도체 메모리 소자에 데이터를 기록하고 독출하여, 기록한 데이터와 독출한 데이터를 비교하는 테스트가 수행된다.
대부분의 메모리 소자는 테스트 시에 어드레스와 데이터가 개별적인 신호선을 따라 입력되는데, 낸드 플래쉬 메모리 소자의 경우에는 어드레스와 데이터가 하나의 신호선을 따라 입력된다. 즉, 어드레스와 데이터가 신호선을 공유하는 구조를 갖는다.
이러한 낸드 플래쉬 메모리 소자를 테스트하기 위한 일반적인 테스트 장치를 도 1을 참조하여 설명하면 다음과 같다.
도 1에 도시한 것과 같이, 낸드 플래쉬 메모리 소자를 위한 테스트 장치는 클럭 신호(CLK2)에 반응하여 어드레스 신호와 데이터 신호를 각각 입력받아 어드레스 신호 및 테스트 대상 낸드 플래쉬 메모리 소자에 기록할 데이터/어드레스 신호를 출력하는 멀티플랙서(MUX, 110), 멀티플랙서(110)로부터 출력되는 어드레스 신호를 번인보드(140)에 장착된 테스트 대상 디바이스(Device Under Test; DUT) 즉, 메모리 소자로 드라이브하는 제 1 드라이버 및 레지스터(120), 멀티플랙서(110)로부터 출력되는 데이터/어드레스 신호를 낸드 플래쉬 메모리 DUT로 드라이브하고, DUT로부터 데이터를 독출하여 레벨을 판정하고 일시 저장하는 제 2 드라이버 및 레지스터(130) 및 제 2 드라이버 및 레지스터(130)로부터 데이터/어드레스 신호를 입력받아 클럭 신호(CLK1)에 반응하여 낸드 플래쉬 메모리 소자의 지정된 셀에 데이터를 기록하는 번인보드(140)를 포함하여 이루어진다. 즉, 현재의 낸드 플래쉬 메모리 소자를 위한 테스트 장치에서는 제 1 드라이버 및 레지스터(120)는 테스트 대상 디바이스로 어드레스 신호만 공급 가능하고, 제 2 드라이버 및 레지스터(130)는 테스트 대상 디바이스로 어드레스 신호와 데이터 신호 양쪽이 공급 가능하다.
제 2 드라이버 및 레지스터(130)를 통해 번인보드(140)에 장착된 낸드 플래쉬 메모리 소자에 데이터를 기록한 후에는 제 2 드라이버 및 레지스터(130)에서 DUT로부터 데이터를 독출하여 데이터의 레벨을 판정하고, 패턴 발생기(미도시)에서 출력되는 신호와 비교하여 그 결과를 임시 저장한다. 그리고, PC(150)에서 제 2 드라이버 및 레지스터(130)에서 판정된 데이터를 읽어 낸드 플래쉬 메모리 소자에 대한 판독이 이루어진다.
이와 같이, 현재의 낸드 플래쉬 메모리 소자를 위한 테스트 장치는 어드레스 입력 라인은 사용하지 않고 데이터/어드레스 신호가 입력되는 입출력 라인만을 이용하여 테스트를 수행하기 때문에, 한 번에 테스트할 수 있는 메모리 소자의 개수가 한정적이고, 이에 따라 테스트에 많은 시간이 소요되는 문제가 있다.
아울러, 어드레스 라인을 통해서 어드레스나 데이터 신호가 입출력되지 않기 때문에 미사용 중인 어드레스 라인이 낭비되는 단점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 낸드 플래쉬 메모리 소자의 테스트시 데이터/어드레스 입출력 라인 뿐 아니라 어드레스 입력 라인 또한 입출력 라인으로 사용하여 테스트 속도를 향상시킬 수 있는 낸드 플래쉬 메모리 소자의 테스트 장치를 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 낸드 플래쉬 메모리 소자의 테스트 장치는 클럭 신호에 반응하여 어드레스 신호와 데이터 신호를 각각 입력받아 번인보드에 장착된 테스트 대상 낸드 플래쉬 메모리 소자에 기록할 제 1 데이터/어드레스 신호 및 제 2 데이터/어드레스 신호를 출력하는 멀티플랙서; 상기 멀티플랙서로부터 출력되는 제 1 데이터/어드레스 신호를 상기 테스트 대상 낸드 플래쉬 메모리 소자에 드라이브하고, 상기 테스트 대상 낸드 플래쉬 메모리 소자로부터 독출되는 데이터가 일시 저장되는 제 1 드라이버 및 레지스터; 상기 멀티플랙서로부터 출력되는 제 2 데이터/어드레스 신호를 상기 테스트 대상 낸드 플래쉬 메모리 소자에 드라이브하고, 상기 테스트 대상 낸드 플래쉬 메모리 소자로부터 독출되는 데이터가 일시 저장되는 제 2 드라이버 및 레지스터; 및 클럭 신호에 반응하여, 상기 제 1 드라이버 및 레지스터와 상기 제 2 드라이버 및 레지스터로부터 제 1 및 제 2 데이터/어드레스 신호를 각각 입력받아, 상기 어드레스 신호와 상기 클럭 신호에 따라 상기 테스트 대상 낸드 플래쉬 메모리 소자에 상기 데이터를 기록하고, 독출 명령에 따라 상기 낸드 플래쉬 메모리 소자에 저장된 데이터를 상기 제 1 및 제 2 드라이버 및 레지스터로 출력하는 번인보드;를 포함한다.
여기에서, 낸드 플래쉬 메모리 소자의 테스트 장치의 상기 제 1 및 제 2 드라이버 및 레지스터는, 상기 테스트 대상 낸드 플래쉬 메모리 소자에 기록된 데이터를 독출하여 레벨을 판정한 후 기준값과 비교하여 그 결과를 임시 저장한다. 그리고 낸드 플래쉬 메모리 소자의 테스트 장치는 제 1 및 제 2 드라이버 및 레지스터에서 판정된 데이터를 읽어 낸드 플래쉬 메모리 소자에 대한 판독을 수행하는 PC를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 2는 본 발명에 의한 낸드 플래쉬 메모리 소자의 테스트 장치를 설명하기 위한 도면이다.
도 2에 도시한 것과 같이, 낸드 플래쉬 메모리 소자를 위한 테스트 장치는 클럭 신호(CLK2)에 반응하여 어드레스 신호와 데이터 신호를 각각 입력받아 테스트 대상 낸드 플래쉬 메모리 소자에 기록할 제 1 및 제 2 데이터/어드레스 신호를 출력하는 멀티플랙서(MUX, 210), 멀티플랙서(210)로부터 출력되는 제 1 데이터/어드레스 신호를 DUT로 드라이브하고 번인보드(240)의 DUT로부터 독출된 데이터가 일시 저장되는 제 1 드라이버 및 레지스터(220), 멀티플랙서(220)로부터 출력되는 제 2 데이터/어드레스 신호를 DUT로 드라이브하고 번인보드(240)의 DUT로부터 독출된 데이터가 일시 저장되는 제 2 드라이버 및 레지스터(230) 및 제 1 드라이버 및 레지스터(220)와 제 2 드라이버 및 레지스터(230)로부터 제 1 및 제 2 데이터/어드레스 신호를 입력받아 클럭 신호(CLK1)에 반응하여 낸드 플래쉬 메모리 소자의 지정된 셀에 데이터를 기록하는 번인보드(240)를 포함하여 이루어진다.
여기에서, 번인보드(240)에 장착된 복수의 낸드 플래쉬 메모리 소자에 데이터를 기록한 후, PC(250) 및 패턴 발생기(미도시)의 제어에 의해 제 1 드라이버 및 레지스터(220)와 제 2 드라이버 및 레지스터(230)가 낸드 플래쉬 메모리 소자에 저장된 데이터를 독출하여 레벨을 판정한 후, 패턴 발생기에서 출력되는 기준값과 비교하여 그 결과를 임시 저장한다. 그리고, PC(250)에서 제 1 및 제 2 드라이버 및 레지스터(220, 230)로부터 판정된 데이터를 읽어 낸드 플래쉬 메모리 소자에 대한 판독이 이루어진다.
이와 같이, 본 발명에서는 기존에 사용하던 입출력 라인 뿐 아니라, 기존에 사용하지 않던 어드레스 입력 라인 또한 입출력 라인으로 사용함으로써, 한 번에 테스트할 수 있는 메모리 소자의 개수를 증가시킬 수 있어, 테스트 속도가 대폭 향상되게 된다.
도 3 및 도 4는 본 발명에 의한 낸드 플래쉬 메모리 소자를 이용한 테스트시 테스트 속도 향상 개념을 설명하기 위한 도면이다.
도 3은 기존의 낸드 플래쉬 메모리 소자 테스트 장치의 테스트 개념도로서, 도 1에 도시한 제 2 드라이버 및 레지스터(130)로부터 출력되는 데이터/어드레스 신호를 메모리 소자에 전송하여 테스트하는 경우를 나타낸다. 데이터/어드레스 신호가 입력되는 입출력 라인을 m비트라 하고, 테스트 대상 메모리 소자의 입출력 라인이 n비트라 하면, n이 m보다 작은 경우를 가정할 때 1회에 m/n개 이하의 메모리 소자에 대한 테스트가 수행된다.
도 4는 본 발명에 의한 낸드 플래쉬 메모리 소자 테스트 장치의 테스트 개념도로서, 도 2에 도시한 제 1 드라이버 및 레지스터(220)로부터 출력되는 데이터/어드레스 신호와 제 2 드라이버 및 레지스터(230)로부터 출력되는 데이터/어드레스 신호를 메모리 소자에 전송하여 테스트하는 경우를 나타낸다.
데이터/어드레스 신호가 입력되는 입출력 라인을 각각 m비트라 하고, 테스트 대상 메모리 소자의 입출력 라인이 n비트라 할 때, n이 m보다 작은 경우를 가정하면 1회에 (m/n)*2개 이하의 메모리 소자에 대한 테스트가 수행된다.
이와 같이, 본 발명에 의한 테스트 장치에 의하면 기존에 비하여 테스트 시간을 약 2배정도 향상시킬 수 있고, 데이터/어드레스 입출력 라인에 가중되는 부하 또한 1/2 정도로 감소시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면, 낸드 플래쉬 메모리 소자의 테스트시 기존에 사용하지 않던 어드레스 입력 라인을 데이터/어드레스 입출력 라인으로 사용함으로써, 테스트 속도를 향상시킬 수 있고, 데이터/어드레스 입출력 라인에 가중되는 부하를 감소시킬 수 있다.

Claims (5)

  1. 낸드 플래쉬 메모리 소자의 테스트 장치로서,
    클럭 신호에 반응하여 어드레스 신호와 데이터 신호를 각각 입력받아 번인보드에 장착된 테스트 대상 낸드 플래쉬 메모리 소자에 기록할 제 1 데이터/어드레스 신호 및 제 2 데이터/어드레스 신호를 출력하는 멀티플랙서;
    상기 멀티플랙서로부터 출력되는 제 1 데이터/어드레스 신호를 상기 테스트 대상 낸드 플래쉬 메모리 소자에 드라이브하고, 상기 테스트 대상 낸드 플래쉬 메모리 소자로부터 독출되는 데이터가 일시 저장되는 제 1 드라이버 및 레지스터;
    상기 멀티플랙서로부터 출력되는 제 2 데이터/어드레스 신호를 상기 테스트 대상 낸드 플래쉬 메모리 소자에 드라이브하고, 상기 테스트 대상 낸드 플래쉬 메모리 소자로부터 독출되는 데이터가 일시 저장되는 제 2 드라이버 및 레지스터; 및
    클럭 신호에 반응하여, 상기 제 1 드라이버 및 레지스터와 상기 제 2 드라이버 및 레지스터로부터 제 1 및 제 2 데이터/어드레스 신호를 각각 입력받아, 상기 어드레스 신호와 상기 클럭 신호에 따라 상기 테스트 대상 낸드 플래쉬 메모리 소자에 상기 데이터를 기록하고, 독출 명령에 따라 상기 낸드 플래쉬 메모리 소자에 저장된 데이터를 상기 제 1 및 제 2 드라이버 및 레지스터로 출력하는 번인보드;
    를 포함하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 드라이버 및 레지스터는, 상기 테스트 대상 낸드 플래쉬 메모리 소자에 기록된 데이터를 독출하여 레벨을 판정한 후 기 설정된 기준값과 비교하여 그 결과값을 임시 저장하고,
    상기 낸드 플래쉬 메모리 소자의 테스트 장치는, 상기 제 1 및 제 2 드라이버 및 레지스터 각각으로부터 상기 판정된 데이터를 독출하여 상기 낸드 플래쉬 메모리 소자에 대한 판독을 수행하는 PC를 더 포함하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
  3. 제 1 항에 있어서,
    상기 제 1 데이터/어드레스 신호 및 제 2 데이터/어드레스 신호의 입출력 라인이 각각 m비트이고, 상기 테스트 대상 낸드 플래쉬 메모리 소자의 입출력 라인이 n비트일 때, n이 m보다 작은 경우 1회의 테스트 명령에 따라 (m/n)*2개 이하의 낸드 플래쉬 메모리 소자가 테스트되는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
  4. 제 3 항에 있어서,
    번인 보드에 장착된 전체 테스트 대상 낸드 플래쉬 메모리 소자를 테스트하고자 하는 경우, (전체 테스트 대상 낸드 플래쉬 메모리 소자의 입출력 라인)/((m/n)*2)만큼 테스트 명령을 반복 입력하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
  5. 제 1 항에 있어서,
    상기 제 1 드라이버 및 레지스터는 어드레스 전용 라인을 통해 상기 제 1 데이터/어드레스 신호를 상기 테스트 대상 낸드 플래쉬 메모리 장치로 드라이브하고, 상기 어드레스 전용 라인을 통해 상기 테스트 대상 낸드 플래쉬 메모리 장치로부터 데이터를 독출하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
KR1020070035400A 2007-04-11 2007-04-11 낸드 플래쉬 메모리 소자의 테스트 장치 KR100830959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070035400A KR100830959B1 (ko) 2007-04-11 2007-04-11 낸드 플래쉬 메모리 소자의 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070035400A KR100830959B1 (ko) 2007-04-11 2007-04-11 낸드 플래쉬 메모리 소자의 테스트 장치

Publications (1)

Publication Number Publication Date
KR100830959B1 true KR100830959B1 (ko) 2008-05-20

Family

ID=39664745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035400A KR100830959B1 (ko) 2007-04-11 2007-04-11 낸드 플래쉬 메모리 소자의 테스트 장치

Country Status (1)

Country Link
KR (1) KR100830959B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU194203U1 (ru) * 2019-03-29 2019-12-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Петрозаводский государственный университет" Устройство тестирования микросхем NAND-памяти на основе ПЛИС

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870004454A (ko) * 1985-10-11 1987-05-09 미쓰다 가쓰시게 테스트 패턴 제너레이터
KR19980050365A (ko) * 1996-12-20 1998-09-15 김광호 반도체 메모리 장치의 테스트 회로
KR19990085150A (ko) * 1998-05-14 1999-12-06 김영환 램버스디램의 번인 테스트보드
KR20030082847A (ko) * 2002-04-18 2003-10-23 테스텍 주식회사 멀티칩 패키지의 번인 및 테스트 장치 및 방법
JP2003346500A (ja) 2002-05-29 2003-12-05 Hitachi Ltd 半導体集積回路及びそのテスト方法
JP2006172623A (ja) 2004-12-16 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870004454A (ko) * 1985-10-11 1987-05-09 미쓰다 가쓰시게 테스트 패턴 제너레이터
KR19980050365A (ko) * 1996-12-20 1998-09-15 김광호 반도체 메모리 장치의 테스트 회로
KR19990085150A (ko) * 1998-05-14 1999-12-06 김영환 램버스디램의 번인 테스트보드
KR20030082847A (ko) * 2002-04-18 2003-10-23 테스텍 주식회사 멀티칩 패키지의 번인 및 테스트 장치 및 방법
JP2003346500A (ja) 2002-05-29 2003-12-05 Hitachi Ltd 半導体集積回路及びそのテスト方法
JP2006172623A (ja) 2004-12-16 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU194203U1 (ru) * 2019-03-29 2019-12-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Петрозаводский государственный университет" Устройство тестирования микросхем NAND-памяти на основе ПЛИС

Similar Documents

Publication Publication Date Title
KR100565889B1 (ko) 메모리 테스트 방법, 메모리 모듈의 허브 및 이를 가지는풀리 버퍼드 듀얼인라인 메모리 모듈
US7243278B2 (en) Integrated circuit tester with software-scaleable channels
KR19980064254A (ko) 모니터 및 테스터 모드를 가진 내장 자가 테스트 회로를 구비한집적 회로 메모리 장치
KR840001729A (ko) 디지탈 테스터 국부 메모리 데이타 저장 시스템
JP2007207319A (ja) 半導体記憶装置
KR20090005918A (ko) Ｂｉｓｔ 회로를 구비하는 멀티채널 반도체 메모리 장치
US8726114B1 (en) Testing of SRAMS
KR100830959B1 (ko) 낸드 플래쉬 메모리 소자의 테스트 장치
JP4520942B2 (ja) 試験装置及び設定方法
JP2005276317A (ja) 試験装置及び試験方法
US20150316613A1 (en) Multi-bank digital stimulus response in a single field programmable gate array
KR100673147B1 (ko) 반도체메모리소자의 입출력라인 공유장치
US20080316846A1 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
US20060179370A1 (en) Semiconductor memory device in which memory cells are tested using several different test data patterns and method thereof
JPH11162200A (ja) 高速半導体メモリ装置の入出力回路及びその高速半導体メモリ装置
JPWO2008139606A1 (ja) 試験装置
US20070088993A1 (en) Memory tester having master/slave configuration
KR100519532B1 (ko) 테스트 회로
JP3879618B2 (ja) 半導体集積回路試験装置及び方法
JP4153884B2 (ja) 試験装置及び試験方法
US7370249B2 (en) Method and apparatus for testing a memory array
KR100821579B1 (ko) 반도체 메모리 장치 및 그 테스트 방법
TW200915330A (en) Method for performing memory diagnostics using a programmable diagnostic memory module
KR100856059B1 (ko) 반도체메모리소자
KR100612127B1 (ko) 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150514

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180514

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 12