KR100830959B1 - 낸드 플래쉬 메모리 소자의 테스트 장치 - Google Patents
낸드 플래쉬 메모리 소자의 테스트 장치 Download PDFInfo
- Publication number
- KR100830959B1 KR100830959B1 KR1020070035400A KR20070035400A KR100830959B1 KR 100830959 B1 KR100830959 B1 KR 100830959B1 KR 1020070035400 A KR1020070035400 A KR 1020070035400A KR 20070035400 A KR20070035400 A KR 20070035400A KR 100830959 B1 KR100830959 B1 KR 100830959B1
- Authority
- KR
- South Korea
- Prior art keywords
- flash memory
- nand flash
- memory device
- data
- test
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (5)
- 낸드 플래쉬 메모리 소자의 테스트 장치로서,클럭 신호에 반응하여 어드레스 신호와 데이터 신호를 각각 입력받아 번인보드에 장착된 테스트 대상 낸드 플래쉬 메모리 소자에 기록할 제 1 데이터/어드레스 신호 및 제 2 데이터/어드레스 신호를 출력하는 멀티플랙서;상기 멀티플랙서로부터 출력되는 제 1 데이터/어드레스 신호를 상기 테스트 대상 낸드 플래쉬 메모리 소자에 드라이브하고, 상기 테스트 대상 낸드 플래쉬 메모리 소자로부터 독출되는 데이터가 일시 저장되는 제 1 드라이버 및 레지스터;상기 멀티플랙서로부터 출력되는 제 2 데이터/어드레스 신호를 상기 테스트 대상 낸드 플래쉬 메모리 소자에 드라이브하고, 상기 테스트 대상 낸드 플래쉬 메모리 소자로부터 독출되는 데이터가 일시 저장되는 제 2 드라이버 및 레지스터; 및클럭 신호에 반응하여, 상기 제 1 드라이버 및 레지스터와 상기 제 2 드라이버 및 레지스터로부터 제 1 및 제 2 데이터/어드레스 신호를 각각 입력받아, 상기 어드레스 신호와 상기 클럭 신호에 따라 상기 테스트 대상 낸드 플래쉬 메모리 소자에 상기 데이터를 기록하고, 독출 명령에 따라 상기 낸드 플래쉬 메모리 소자에 저장된 데이터를 상기 제 1 및 제 2 드라이버 및 레지스터로 출력하는 번인보드;를 포함하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
- 제 1 항에 있어서,상기 제 1 및 제 2 드라이버 및 레지스터는, 상기 테스트 대상 낸드 플래쉬 메모리 소자에 기록된 데이터를 독출하여 레벨을 판정한 후 기 설정된 기준값과 비교하여 그 결과값을 임시 저장하고,상기 낸드 플래쉬 메모리 소자의 테스트 장치는, 상기 제 1 및 제 2 드라이버 및 레지스터 각각으로부터 상기 판정된 데이터를 독출하여 상기 낸드 플래쉬 메모리 소자에 대한 판독을 수행하는 PC를 더 포함하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
- 제 1 항에 있어서,상기 제 1 데이터/어드레스 신호 및 제 2 데이터/어드레스 신호의 입출력 라인이 각각 m비트이고, 상기 테스트 대상 낸드 플래쉬 메모리 소자의 입출력 라인이 n비트일 때, n이 m보다 작은 경우 1회의 테스트 명령에 따라 (m/n)*2개 이하의 낸드 플래쉬 메모리 소자가 테스트되는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
- 제 3 항에 있어서,번인 보드에 장착된 전체 테스트 대상 낸드 플래쉬 메모리 소자를 테스트하고자 하는 경우, (전체 테스트 대상 낸드 플래쉬 메모리 소자의 입출력 라인)/((m/n)*2)만큼 테스트 명령을 반복 입력하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
- 제 1 항에 있어서,상기 제 1 드라이버 및 레지스터는 어드레스 전용 라인을 통해 상기 제 1 데이터/어드레스 신호를 상기 테스트 대상 낸드 플래쉬 메모리 장치로 드라이브하고, 상기 어드레스 전용 라인을 통해 상기 테스트 대상 낸드 플래쉬 메모리 장치로부터 데이터를 독출하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 테스트 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070035400A KR100830959B1 (ko) | 2007-04-11 | 2007-04-11 | 낸드 플래쉬 메모리 소자의 테스트 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070035400A KR100830959B1 (ko) | 2007-04-11 | 2007-04-11 | 낸드 플래쉬 메모리 소자의 테스트 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100830959B1 true KR100830959B1 (ko) | 2008-05-20 |
Family
ID=39664745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070035400A KR100830959B1 (ko) | 2007-04-11 | 2007-04-11 | 낸드 플래쉬 메모리 소자의 테스트 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100830959B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU194203U1 (ru) * | 2019-03-29 | 2019-12-03 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Петрозаводский государственный университет" | Устройство тестирования микросхем NAND-памяти на основе ПЛИС |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR870004454A (ko) * | 1985-10-11 | 1987-05-09 | 미쓰다 가쓰시게 | 테스트 패턴 제너레이터 |
KR19980050365A (ko) * | 1996-12-20 | 1998-09-15 | 김광호 | 반도체 메모리 장치의 테스트 회로 |
KR19990085150A (ko) * | 1998-05-14 | 1999-12-06 | 김영환 | 램버스디램의 번인 테스트보드 |
KR20030082847A (ko) * | 2002-04-18 | 2003-10-23 | 테스텍 주식회사 | 멀티칩 패키지의 번인 및 테스트 장치 및 방법 |
JP2003346500A (ja) | 2002-05-29 | 2003-12-05 | Hitachi Ltd | 半導体集積回路及びそのテスト方法 |
JP2006172623A (ja) | 2004-12-16 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2007
- 2007-04-11 KR KR1020070035400A patent/KR100830959B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR870004454A (ko) * | 1985-10-11 | 1987-05-09 | 미쓰다 가쓰시게 | 테스트 패턴 제너레이터 |
KR19980050365A (ko) * | 1996-12-20 | 1998-09-15 | 김광호 | 반도체 메모리 장치의 테스트 회로 |
KR19990085150A (ko) * | 1998-05-14 | 1999-12-06 | 김영환 | 램버스디램의 번인 테스트보드 |
KR20030082847A (ko) * | 2002-04-18 | 2003-10-23 | 테스텍 주식회사 | 멀티칩 패키지의 번인 및 테스트 장치 및 방법 |
JP2003346500A (ja) | 2002-05-29 | 2003-12-05 | Hitachi Ltd | 半導体集積回路及びそのテスト方法 |
JP2006172623A (ja) | 2004-12-16 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU194203U1 (ru) * | 2019-03-29 | 2019-12-03 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Петрозаводский государственный университет" | Устройство тестирования микросхем NAND-памяти на основе ПЛИС |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100679586B1 (ko) | 모니터및테스터모드를가진내장자가테스트회로를구비한집적회로메모리장치 | |
US7243278B2 (en) | Integrated circuit tester with software-scaleable channels | |
JP2007207319A (ja) | 半導体記憶装置 | |
KR840001729A (ko) | 디지탈 테스터 국부 메모리 데이타 저장 시스템 | |
KR20090005918A (ko) | Bist 회로를 구비하는 멀티채널 반도체 메모리 장치 | |
US8726114B1 (en) | Testing of SRAMS | |
KR100830959B1 (ko) | 낸드 플래쉬 메모리 소자의 테스트 장치 | |
JP4520942B2 (ja) | 試験装置及び設定方法 | |
JP2005276317A (ja) | 試験装置及び試験方法 | |
JP4874391B2 (ja) | 試験装置 | |
KR100673147B1 (ko) | 반도체메모리소자의 입출력라인 공유장치 | |
US20060098506A1 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
CN209215537U (zh) | 芯片测试系统 | |
US7418638B2 (en) | Semiconductor memory device and method for testing memory cells using several different test data patterns | |
JPH11162200A (ja) | 高速半導体メモリ装置の入出力回路及びその高速半導体メモリ装置 | |
US20070088993A1 (en) | Memory tester having master/slave configuration | |
KR100519532B1 (ko) | 테스트 회로 | |
JP3879618B2 (ja) | 半導体集積回路試験装置及び方法 | |
US7370249B2 (en) | Method and apparatus for testing a memory array | |
KR100821579B1 (ko) | 반도체 메모리 장치 및 그 테스트 방법 | |
TW200915330A (en) | Method for performing memory diagnostics using a programmable diagnostic memory module | |
KR100425692B1 (ko) | 프로세서의 외부 메모리 억세스 장치 | |
JPH02236471A (ja) | 特殊試験機能回路を備える半導体装置 | |
KR100660538B1 (ko) | 반도체 메모리 장치 | |
KR100732768B1 (ko) | 반도체 소자의 번인 테스트장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140514 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150514 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160516 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180514 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190514 Year of fee payment: 12 |