KR870004454A - 테스트 패턴 제너레이터 - Google Patents

테스트 패턴 제너레이터 Download PDF

Info

Publication number
KR870004454A
KR870004454A KR1019860008480A KR860008480A KR870004454A KR 870004454 A KR870004454 A KR 870004454A KR 1019860008480 A KR1019860008480 A KR 1019860008480A KR 860008480 A KR860008480 A KR 860008480A KR 870004454 A KR870004454 A KR 870004454A
Authority
KR
South Korea
Prior art keywords
pattern
address
data
signal
output
Prior art date
Application number
KR1019860008480A
Other languages
English (en)
Other versions
KR900004889B1 (ko
Inventor
가즈오 야마구지
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR870004454A publication Critical patent/KR870004454A/ko
Application granted granted Critical
Publication of KR900004889B1 publication Critical patent/KR900004889B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

테스트 패턴 제너레이터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 의한 테스트 패턴 제너레이터(test pattern generator)의 구성을 나타낸 블럭도.
제2도는 패턴 콘트롤러(pattern controller)의 구성을 상세하에 나타낸 블럭도.
제3도는 패턴 콘트롤러의 입력/출력 응답을 설명한 도표.
제5도는 본 발명의 테스트 패턴 제너레이터를 테스터 장비로 사용하는 전체 시스템을 나타낸 블럭도.

Claims (10)

  1. 다음 사항으로 이루어지는 테스트 패턴 제너레이터, 알고리즘적 패턴을 발생시키는 수단, 순차적 패턴을 발생시키는 수단, 테스트 하려는 장치의 핀이나 핀 블럭과 함께 사용하기 위해 상기의 알고리즘적 패턴과 상기의 순차적 패턴 중 하나의 패턴 데이터를 선택하기 위한 수단, 그리고 상기의 선택수단을 콘트롤하여 핀이나 핀 블럭에 공급하려는 데이터를 리얼타임으로 배정할 수 있도록 하는 패턴 콘트롤러.
  2. 특허청구의 범위 제1항의 테스트 패턴 제너레이터에 있어서, 상기의 순차적 테스트 패턴 발생수단이 테스트 시퀀스를 콘트롤하는 테스트 시퀀스 콘트롤러를 가지며, 상기에 패턴 콘트롤러가 상기의 테스트 시퀀스콘트롤러로 부터 출력되는 마이크로 콘트롤 코드에 따라 콘트롤 되는 것.
  3. 특허청구의 범위 제1항의 테스트 패턴 제너레이터로서, 상기의 패턴 콘트롤러가 다음 사항을 출력시키는 것, 상기의 알고리즘적 패턴이나 상기의 순차적 패턴을 선택하도록 지시하는 패턴 발생 모든 신호 S/A, 상기의 알고리즘적 패턴의 어드레스나 데이터를 선택하도록 지시하는 어드레스/데이터 콘트롤 신호 A/D, 상기의 알고리즘적 패턴의 X어드레스나 Y어드레스를 선택하도록 지시하는 X/Y어드레스 콘트롤 신호 X/Y, 상기의 순차적 패턴의 홀드 패턴을 출력시키는 것을 콘트롤 하는 홀드 신호 SH.
  4. 특허청구의 범위 제2항의 테스트 패턴 제너레이터로서, 상기의 순차적 패턴 발생 수단이 상기의 테스트 시퀀스 콘트롤러로부터의 어드레스 지정신호를 입력시키기 위한 어드레스 레지스터와 상기의 어드레스 레지스터의 출력을 기억시키기 위한 패턴 메모리로 이루어지는 것.
  5. 특허청구의 범위 제1항의 테스트 패턴 제너레이터로서, 상기의 선택수단이 다음 사항으로 구성되는 것, 상기의 알고리즘적 패턴 발생 수단으로 부터의 어드레스 신호를 선택하기 위한 X/Y어드레스 멀티플렉서, 상기의 알고리즘적 패턴 발생 수단으로 부터의 어드레스 신호를 선택하기 위한 데이터 멀티플렉서, 상기의 출력들 중 하나를 선택하기 위한, 상기의 X/Y어드레스 멀티플렉서와 상기의 데이터 멀티플렉서로부터 출력을 받아들이는, 어드레스/데이터 멀티플렉서, 출력들중에 하나를 선택하기 위해 상기의 어드레스/데이터 멀티플렉서와 상기의 순차적 패턴 발생 수단으로부터의 출력을 받아들이는 패턴 멀티플렉서.
  6. 특허청구의 범위 제1항의 테스트 패턴 제너네이터로서, 상기의 패턴 콘트롤러가 다음 사항으로 이루어지는 것, 마이크로 콘트롤 코드를 입력시키는 코드 레지스터, 상기의 코드 레지스터로 부터 출력되는 패턴 발생 모드 신호를 입력시키는 디코더, 상기의 코드 레지스터로 부터 출력되는 어드레스/데이터 콘트롤 비트, X/Y어드레스 콘트롤 비트와 홀드 콘트롤 비트, 그리고 상기의 디코더로 부터의 출력신호를 입력시키는 콘트롤 게이트, 설정된 값을 상기의 콘트롤 게이트에 공급하기 위한 외부 세팅 레지스터.
  7. 다음 사항들로 이루어지는 테스트 패턴 제너레이터, 알고리즘적 패턴을 발생시키는 수단, 로직 유니트 테스트를 위한 패턴 데이터를 출력시키는데 사용되는 어드레스 신호와 마이크로 콘트롤 코드를 발생시키는 테스트 시쿼스 콘트롤러, 상기의 알고리즘적 패턴 발생 수단과 상기의 테스트 시쿼스 콘트롤러로 부터의 출력을 받아들이기 위해 다수의 핀에 따라 마련되며 상기의 테스트 시퀀스 콘트롤러로부터의 출력에 따라 발생되는 상기의 알고리즘적 패턴의 데이터나 순차적 패턴의 패턴 데이터를 선택하기 위한 수단과, 상기의 마이크로 콘트롤 코드에 따라 상기의 선택수단을 콘트롤하기 위한 패턴 콘트롤러로 이루어지는 다수의 핀-모듈 유니트.
  8. 특허청구의 범위 제7항의 테스트 패턴 제너레이터로서, 상기의 패턴 콘트롤러가 다음 사항을 출력시키는 것, 상기의 알고리즘적 패턴이나 상기의 순차적 패턴을 선택하는 것을 지시하는 패턴 발생 모드 신호 S/A, 상기의 알고리즘적 패턴의 어드레스나 데이터를 선택하는 것을 지시하는 어드레스/데이터 콘트롤 신호 A/D, 상기의 알고리즘적 패턴의 X 어드레스나 Y어드레스를 선택하는 것을 지시하는 X/Y어드레스 콘트롤 신호 X/Y, 상기의 순차적 패턴의 홀드 패턴을 출력시키는 것을 콘트롤 하는 홀드 신호 SH.
  9. 특허청구의 범위 제7항의 테스트 패턴 제너레이터로서, 상기의 선택 수단이 다음 사항으로 이루어지는 것, 상기의 알고리즘적 패턴 발생 수단으로 부터의 어드레스 신호를 선택하기 위한 X/Y 어드레스 멀티플렉서, 상기의 알고리즘적 패턴 발생 수단으로 부터의 데이터 신호르 선택하기 위한 데이터 멀티플렉서, 상기의 출력들 중에 하나를 선택하기 위해 상기의 X/Y어드레스 멀티플렉서와 상기의 데이터 멀리플렉서로 부터의 출력을 받아들이는 어드레스/데이터 멀티플렉서; 상기의 출력이나 상기의 순차적 패턴을 선택하기 위해 상기의 어드레스/데이터 멀티플렉서로 부터의 출력과 상기의 순차적 패턴을 받아들이는 패턴 멀티플렉서.
  10. 특허청구의 범위 제7항의 테스트 패턴 제너레이터로서, 상기의 패턴 콘트롤러가 다음 사항으로 이루어지는 것, 마이크로 콘트롤 코드를 입력시키는 코드 레지스터, 상기의 코드 레지스터로 부터 출력되는 패턴 발생 모든 신호를 입력시키는 디코더, 상기의 코드 레지스터로부터 각각 출력되는 어드레스/데이터 콘트롤 비트, X/Y어드레스 콘트롤 비트, 홀드 콘트롤 비트 그리고 상기의 디코더로부터의 출력신호를 입력시키는 콘트롤 게이트, 상기의 콘트롤 게이트에 세트된 값을 공급하기 위한 외부 세팅 레지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008480A 1985-10-11 1986-10-10 테스트 패턴 제너레이터 KR900004889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60224859A JPH0750159B2 (ja) 1985-10-11 1985-10-11 テストパタ−ン発生装置
JP60-224859 1985-10-11

Publications (2)

Publication Number Publication Date
KR870004454A true KR870004454A (ko) 1987-05-09
KR900004889B1 KR900004889B1 (ko) 1990-07-09

Family

ID=16820285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008480A KR900004889B1 (ko) 1985-10-11 1986-10-10 테스트 패턴 제너레이터

Country Status (5)

Country Link
US (1) US4862460A (ko)
EP (1) EP0218261B1 (ko)
JP (1) JPH0750159B2 (ko)
KR (1) KR900004889B1 (ko)
DE (1) DE3687942T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511893B1 (ko) * 1998-12-30 2005-10-26 매그나칩 반도체 유한회사 칩 테스트 회로
KR100830959B1 (ko) * 2007-04-11 2008-05-20 주식회사디아이 낸드 플래쉬 메모리 소자의 테스트 장치

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337023A1 (en) * 1983-11-25 1989-10-18 Giordano Associates, Inc. Decompaction of stored test data in automatic test systems
JP2609284B2 (ja) * 1988-05-10 1997-05-14 株式会社日立製作所 分散形タイミング信号発生装置
JPH02201179A (ja) * 1989-01-30 1990-08-09 Yamada Denon Kk 集積回路試験装置
US5111413A (en) * 1989-03-24 1992-05-05 Vantage Analysis Systems, Inc. Computer-aided engineering
JP2814268B2 (ja) * 1989-07-21 1998-10-22 安藤電気株式会社 演算機能内蔵メモリ用パターン発生装置
JPH03194800A (ja) * 1989-12-25 1991-08-26 Ando Electric Co Ltd リアルタイムアドレス切換回路
JPH04211871A (ja) * 1990-05-02 1992-08-03 Toshiba Corp 論理設計の検証支援システム
JPH04218785A (ja) * 1990-12-19 1992-08-10 Advantest Corp Ｉｃ試験装置
US5285453A (en) * 1990-12-28 1994-02-08 International Business Machines Corporation Test pattern generator for testing embedded arrays
JP2602997B2 (ja) * 1991-01-18 1997-04-23 株式会社東芝 パターン発生器
JP3025068B2 (ja) * 1991-09-12 2000-03-27 富士通株式会社 Ａｔｍスイッチのパス試験方式
JPH05119122A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd スキヤン回路のテストパターン生成方法
EP0541839B1 (en) * 1991-11-11 1993-07-28 Hewlett-Packard GmbH Apparatus for generating test signals
US5394405A (en) * 1992-04-24 1995-02-28 International Business Machines Corporation Universal weight generator
US5696770A (en) * 1993-09-30 1997-12-09 Texas Instruments Incorporated Method and apparatus for testing circuitry with memory and with forcing circuitry
JPH07225261A (ja) * 1994-02-09 1995-08-22 Advantest Corp 半導体試験装置用パターン発生器
US5696772A (en) * 1994-05-06 1997-12-09 Credence Systems Corporation Test vector compression/decompression system for parallel processing integrated circuit tester
KR100191143B1 (ko) * 1994-08-19 1999-06-15 오우라 히로시 고속패턴 발생기
US6006349A (en) * 1995-07-26 1999-12-21 Advantest Corporation High speed pattern generating method and high speed pattern generator using the method
US5854801A (en) * 1995-09-06 1998-12-29 Advantest Corp. Pattern generation apparatus and method for SDRAM
US5748642A (en) * 1995-09-25 1998-05-05 Credence Systems Corporation Parallel processing integrated circuit tester
US6032275A (en) * 1996-01-12 2000-02-29 Advantest Corp. Test pattern generator
WO1997025719A1 (fr) * 1996-01-12 1997-07-17 Advantest Corporation Generateur de motif de controle
US6061815A (en) * 1996-12-09 2000-05-09 Schlumberger Technologies, Inc. Programming utility register to generate addresses in algorithmic pattern generator
US5883905A (en) * 1997-02-18 1999-03-16 Schlumberger Technologies, Inc. Pattern generator with extended register programming
US5844913A (en) * 1997-04-04 1998-12-01 Hewlett-Packard Company Current mode interface circuitry for an IC test device
JPH10289165A (ja) * 1997-04-14 1998-10-27 Ando Electric Co Ltd Ｉｃテスタの不良解析装置及びｉｃテスタのメモリデバイス測定装置
US6671845B1 (en) * 1999-10-19 2003-12-30 Schlumberger Technologies, Inc. Packet-based device test system
US6415409B1 (en) * 1999-11-03 2002-07-02 Unisys Corporation System for testing IC chips selectively with stored or internally generated bit streams
US20030167428A1 (en) * 2001-04-13 2003-09-04 Sun Microsystems, Inc ROM based BIST memory address translation
US6631340B2 (en) * 2001-10-15 2003-10-07 Advantest Corp. Application specific event based semiconductor memory test system
TWI278778B (en) * 2002-05-06 2007-04-11 Nextest Systems Corp Apparatus for testing semiconductor devices and method for use therewith
US20090114713A1 (en) * 2007-02-08 2009-05-07 Quixcode Llc Systems and Methods for Tracking Chemicals, Dispensing Chemicals, and Preparing Chemical Compositions
WO2009147786A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト 試験装置および試験方法
CN114121139B (zh) * 2022-01-27 2022-05-17 合肥悦芯半导体科技有限公司 芯片测试方法、装置、电子设备及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125763A (en) * 1977-07-15 1978-11-14 Fluke Trendar Corporation Automatic tester for microprocessor board
US4293950A (en) * 1978-04-03 1981-10-06 Nippon Telegraph And Telephone Public Corporation Test pattern generating apparatus
JPS6030973B2 (ja) * 1980-01-18 1985-07-19 日本電気株式会社 高速パタ−ン発生器
FR2498849B1 (fr) * 1981-01-26 1986-04-25 Commissariat Energie Atomique Generateur de signaux logiques combines
JPS5994086A (ja) * 1982-11-19 1984-05-30 Advantest Corp 論理回路試験装置
JPH0627784B2 (ja) * 1983-11-07 1994-04-13 株式会社日立製作所 Ｉｃ試験装置
US4639919A (en) * 1983-12-19 1987-01-27 International Business Machines Corporation Distributed pattern generator
JPH0641966B2 (ja) * 1984-02-15 1994-06-01 株式会社アドバンテスト パタ−ン発生装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511893B1 (ko) * 1998-12-30 2005-10-26 매그나칩 반도체 유한회사 칩 테스트 회로
KR100830959B1 (ko) * 2007-04-11 2008-05-20 주식회사디아이 낸드 플래쉬 메모리 소자의 테스트 장치

Also Published As

Publication number Publication date
JPS6285881A (ja) 1987-04-20
EP0218261A3 (en) 1988-09-28
EP0218261B1 (en) 1993-03-10
JPH0750159B2 (ja) 1995-05-31
EP0218261A2 (en) 1987-04-15
KR900004889B1 (ko) 1990-07-09
DE3687942T2 (de) 1993-06-17
DE3687942D1 (de) 1993-04-15
US4862460A (en) 1989-08-29

Similar Documents

Publication Publication Date Title
KR870004454A (ko) 테스트 패턴 제너레이터
US4500993A (en) In-circuit digital tester for testing microprocessor boards
US4339819A (en) Programmable sequence generator for in-circuit digital testing
US4639919A (en) Distributed pattern generator
KR920012931A (ko) Ic 시험장치
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR900018693A (ko) 회로판 테스트 시스템 및 테스팅 방법
KR890015125A (ko) 정보처리장치의 자기시험회로
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
KR870700140A (ko) 테스트 패턴 제너레이터(발생장치)
KR870003431A (ko) 데이타 처리장치
US4244032A (en) Apparatus for programming a PROM by propagating data words from an address bus to the PROM data terminals
KR920018773A (ko) 메모리 시험장치의 어드레스 발생장치
KR900014902A (ko) 고속 집적 회로 테스팅을 위한 방법 및 장치
KR980003618A (ko) 메모리 시험 장치
KR970705758A (ko) 시험 패턴 발생기(test pattern generator)
US5944846A (en) Method and apparatus for selectively testing identical pins of a plurality of electronic components
JPS61241674A (ja) テストパタ−ン発生器
JPS62259145A (ja) アルゴリズミツク・パタ−ン発生装置
JP2598580Y2 (ja) Ｉｃ試験装置
KR910020722A (ko) 집적 반도체 메모리
JP2962552B2 (ja) Ｉｃ試験装置
JPS56127253A (en) Test pattern generator
JPS5674666A (en) Voltage level generator
JP2992310B2 (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940506

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee