KR980003618A - 메모리 시험 장치 - Google Patents

메모리 시험 장치 Download PDF

Info

Publication number
KR980003618A
KR980003618A KR1019970019915A KR19970019915A KR980003618A KR 980003618 A KR980003618 A KR 980003618A KR 1019970019915 A KR1019970019915 A KR 1019970019915A KR 19970019915 A KR19970019915 A KR 19970019915A KR 980003618 A KR980003618 A KR 980003618A
Authority
KR
South Korea
Prior art keywords
expectation
patterns
exp2
exp1
memory
Prior art date
Application number
KR1019970019915A
Other languages
English (en)
Other versions
KR100268532B1 (ko
Inventor
가즈미치 요시바
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR980003618A publication Critical patent/KR980003618A/ko
Application granted granted Critical
Publication of KR100268532B1 publication Critical patent/KR100268532B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 메모리 시험에 있어서, 1사이클내에 복수로 시분할된 출력 패턴의 논리 비교를 고속으로 행하는 메모리 시험 장치를 제공하는데, 이 메모리 시험 장치는 PDS(20)로부터 출력되는 신호를 받아서 임의 독립으로 복수개의 기대치 패턴 EXP1, EXP2을 선택 출력하는 기대치 선택 회로(45)와, 상기 기대치 패턴 EXP1,EXP2과 피시험 메모리(70)의 논리 출력을 받아서 독립의 복수 계통으로 논리 비교하는 논리 비교 회로(55)를 구비하여, 1사이클중에 복수의 기대치로 논리 비교 가능하게 한 해결 수단이다.

Description

메모리 시험 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 메모리 시험 장치의 블록도.
제2도는 본 발명의 메모리 시험 장치의 타이밍차트.

Claims (4)

  1. PDS(20)로부터 출력되는 신호를 받아 임의 독립으로 복수개의 기대치 패턴(EXP1,EXP2…, EXPn)을 선택 출력하는 기대치 선택 회로(45)와, 상기 기대치 패턴(EXP1,EXP2…, EXPn)과 피시험 메모리(70)의 논리 출력을 받아 독립의 복수 계통으로 논리 비교하는 논리 비교 회로(55)를 구비하여, 1사이클내에 복수의 기대치로 논리 비교 가능하게 한 것을 특징으로 하는 메모리 시험장치.
  2. 제1항에 있어서, 기대치 선택 회로(45)는 PDS(20)의 복수의 포트 출력을 각각 독립으로 선택하여 출력할 수 있는 멀티플렉서(411,412,…, 41n)와 이 멀티플렉서(411,412,…, 41n)를 전환하는 레지스터(431,432,…, 43n)로 구성되어, 복수의 패턴의 기대치 데이타를 출력할 수 있는 것을 특징으로 하는 메모리 시험 장치.
  3. 제1항에 있어서, 복수개의 기대치 패턴은 2개의 기대치 패턴(EXP1,EXP2)인 것을 특징으로 하는 메모리 시험 장치.
  4. 제1항에 있어서, 기대치 선택 회로(45)는 PDS(20)의 2개의 포트 출력을 각각 독립으로 선택하여 출력할 수 있는 멀티플렉서(411,412)와, 이 멀티플렉서(411,412)를 전환하는 레지스터(431,432)로 구성되어, 2개의 패턴의 기대치 데이타를 출력할 수 있는 것을 특징으로 하는 메모리 시험 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970019915A 1996-06-24 1997-05-22 메모리시험장치 KR100268532B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-182754 1996-06-24
JP8182754A JPH1011996A (ja) 1996-06-24 1996-06-24 メモリ試験装置

Publications (2)

Publication Number Publication Date
KR980003618A true KR980003618A (ko) 1998-03-30
KR100268532B1 KR100268532B1 (ko) 2000-10-16

Family

ID=16123857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019915A KR100268532B1 (ko) 1996-06-24 1997-05-22 메모리시험장치

Country Status (5)

Country Link
US (1) US5903576A (ko)
JP (1) JPH1011996A (ko)
KR (1) KR100268532B1 (ko)
DE (1) DE19726837A1 (ko)
TW (1) TW371323B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453276B1 (en) * 1998-12-22 2002-09-17 Unisys Corporation Method and apparatus for efficiently generating test input for a logic simulator
JP4309086B2 (ja) * 2001-12-20 2009-08-05 株式会社ルネサステクノロジ 半導体集積回路装置
US7103814B2 (en) * 2002-10-25 2006-09-05 International Business Machines Corporation Testing logic and embedded memory in parallel
KR100639678B1 (ko) * 2004-11-16 2006-10-30 삼성전자주식회사 테스트 장치
WO2006106581A1 (ja) * 2005-03-31 2006-10-12 Fujitsu Limited Ｃｓａ用５－３圧縮回路及びこれを使用したキャリアセーブ加算回路
KR20080069778A (ko) 2007-01-24 2008-07-29 삼성전자주식회사 멀티칩 테스트를 위한 반도체 메모리 장치의 테스트 회로및 그의 테스트 방법
KR101548176B1 (ko) 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
US10204700B1 (en) * 2016-09-21 2019-02-12 Samsung Electronics Co., Ltd. Memory systems and methods of operating semiconductor memory devices
US10614906B2 (en) 2016-09-21 2020-04-07 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
KR102350644B1 (ko) * 2018-01-26 2022-01-14 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08190796A (ja) * 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法
JP3361648B2 (ja) * 1995-03-15 2003-01-07 富士通株式会社 データ圧縮試験機能を備えた半導体記憶装置及びその試験方法

Also Published As

Publication number Publication date
TW371323B (en) 1999-10-01
US5903576A (en) 1999-05-11
JPH1011996A (ja) 1998-01-16
DE19726837A1 (de) 1998-01-02
KR100268532B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US4639919A (en) Distributed pattern generator
KR900018693A (ko) 회로판 테스트 시스템 및 테스팅 방법
TW371324B (en) Pattern generator with extended register programming
KR960035042A (ko) 다수의 메모리를 검사하기 위한 비스트(bist) 검사기 및 검사 방법
KR100295050B1 (ko) 선형궤환쉬프트레지스터를사용한내장자기진단장치
JPH097393A (ja) マイクロエレクトロニック集積回路のためのメモリ試験装置
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
KR980003618A (ko) 메모리 시험 장치
KR970703535A (ko) 회로시험장치
KR880005623A (ko) 멀리비트 테스트모드에서 임의의 테스트패턴으로 메가비트 기억모듈을 테스트하기 위한 방법 및 장치
KR960042088A (ko) 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
KR890005534A (ko) Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
KR960032501A (ko) 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로
US5675544A (en) Method and apparatus for parallel testing of memory circuits
US5802071A (en) Micro-controller with a built-in test circuit and method for testing the same
GB2210171A (en) Test overlay circuit
US6249533B1 (en) Pattern generator
KR910008566A (ko) 동기 벡터 프로세서용 제2 인접 통신 네트워크, 시스템 및 방법
EP0382360A3 (en) Event qualified testing architecture for integrated circuits
EP0347908A3 (en) Test facilitating circuit of logic circuit
KR900005474A (ko) 개량된 검사 회로
JPH06138191A (ja) 半導体集積回路
JPH03128475A (ja) 論理テスト機能付き論理回路
KR980700575A (ko) 주기발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100712

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee