KR980700575A - 주기발생장치 - Google Patents

Abstract

고속동작이 요구되는 주기발생장치를 CMOS 구조의 IC에서 실현하는 것을 가능하게 한다. 주기 데이터를 기억하는 주기 메모리의 전단 및 후단에 파이프라인으로서 동작하는 시프트레지스터를 각각 설치하여, 각 시프트레지스터를 구성하는 플립플롭의 각 전단에 전환 회로를 설치하고, 각 전환 회로를 주기 데이터와 기준 클록을 계수하는 카운터의 출력과의 일치를 검출하는 일치검출수단으로부터 일치신호가 출력되는 동안만, 각 플립플롭을 종속접속하여 그 트리거단자에 부여되는 기준 클록에 의해서 시프트동작을 실행하도록 전환제어한다. 이것에 의해서 각 시프트레지스터는 일치검출수단으로부터 일치신호가 출력되어 있지 않은 때에는 기억한 데이터를 유지하고, 또한, 일치신호를 출력되어 있는 때에는 기준 클록에 의해 확실하게 시프트동작을 실행한다.

Description

주기발생장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 제1도에 도시한 실시예에 사용된 시프트레지스터의 상세한 구성을 가리키는 블럭도이다.

Claims (4)

1. 소정의 주기의 주기신호를 패턴발생기에 공급하여, 이 패턴발생기로부터 피시험반도체디바이스에 부여되는 시험패턴신호의 주기를 결정함과 동시에, 상기 패턴발생기로부터 공급되는 타이밍 세트 데이터에 의해서 상기 주기신호의 주기가 규정되는 주기발생장치로서, 기준 클록을 계수하는 카운터와, 복수의 주기 데이터가 미리 격납되어 있고, 상기 패턴발생기로부터 출력되는 상기 타이민 세트 데이터가 어드레스 신호로서 부여되고, 이 어드레스 신호에 의해서 엑세스된 어드레스의 주기 데이트를 출력하는 주기 메모리와, 상기 카운터의 계수치와 상기 주기 메모리로부터 판독되는 주기 데이터를 비교하고, 이들 계수치와 주기 데이터의 일치를 검출했을 때에 일치신호를 출력하는 일치검출수단과, 상기 주기 메모리에 공급되는 상기 타이밍 세트 데이터를 기억한 복수단수의 레지스터를 가지고, 주기신호가 발생할 때마다 차례로 1단씩 타이밍 세트 데이터를 보진시키는 파이프라인를 구성하는 시프트레지스터를 구비한 주기발생장치에 있어서; 상기 시프트레지스터를 구성하는 복수의 레지스터의 각 전단에 각각 설정된 전환 수단과, 이들 전환 수단을, 상기 일치검출수단이 일치신호를 출력한 상태에서는 각 전환 수단의 전단의 레지스터에 기억되어 있는 타이밍 세트 데이터를 상기 기준 클록에 동기하여 다음단의 레지스터에 보내주는 상태로 전환하고, 상기 일치신호를 출력되어 있지 않은 상태에서는 상기 각 레지스터에 기억된 타이밍 세트 데이터를 상기 기준 클록에 동기하여 자기의 입력단자에 귀환시키는 상태로 전환되도록 제어하는 수단을 구비하고, 상기 일치신호를 출력되지 않은 상태에서는 상기 각 레지스터에 기억된 타이밍 세트 데이터를 유지하도록 구성한 것을 특징으로 하는 주기발생장치.
2. 제 1 항에 있어서, 상기 시프트레지스터를 구성하는 복수의 레지스터는 각각 D형 플립플롭이고, 상기 각 전환회로는 2개의 입력단자와 1개의 제어단자를 가지는 멀티플렉서이고, 각 멀티플렉서는 그 제어단자에 상기 일치신호가 공급되지 않는 때에는 한편의 입력단자가 출력단자에 접속되고, 각 멀티플렉서의 제어단자에 상기 일치신호가 공급된 때에 다른쪽의 입력단자가 출력단자에 접속되도록 구성되어 있고, 각 플립플롭의 트리거단자에는 상기 기준 클록이 공급되어, 그 입력단자에 전단의 멀티플렉서의 출력단자가 접속되고, 그 출력단자가 전단의 멀티플렉서의 한편의 입력단자와 다음단의 멀티플렉서의 다른쪽의 입력단자에 접속되어, 초단의 멀티플렉서의다른쪽의 입력단자에 상기 타이밍 세트 데이터가 입력되고, 종단의 플립플롭의 출력단자로부터 타이밍 세트 데이터가 상기 주기 메모리에 출력되는 것을 특징으로 하는 주기발생장치.
3. 제 1 항에 있어서, 상기 주기 메모리의 후단에, 상기 주기 메모리로부터 판독된 주기 데이터를 기억하는 복수단수의 레지스터를 가지고 있고, 판독된 주기 데이터를 차례로 1단씩 보진시키는 파이프라인을 구성하는 제2의 시프트레지스터를 설치하고, 이 시프트레지스터를 구성하는 각 레지스터의 전단에 각각 전환수단을 설치하고, 또한 각 전환수단을 상기 일치검출수단이 일치신호를 출력한 상태에서는 각 전환수단의 전단의 레지스터에 기억되어 있는 주기 데이터를 상기 기준 클록에 동기하여 다음단의 레지스타로 보내주는 상태로 전환하고, 또한 상기 일치신호가 출력되어 있지 않은 상태에서는 상기 각 레지스터에 기억된 주기 데이터를 상기 기준 클록에 동기하여 자기의 입력단자에 귀환하는 상태로 전환되도록 제어하는 수단을 설치하고,상기 일치신호가 출력되지 않는 상태에서는 상기 각 레지스터에 기억된 주기 데이터를 유지하도록 구성한 것을 특징으로 하는 주기발생장치.
4. 제 3 항에 있어서, 상기 제2의 시프트레지스터를 구성하는 복수의 레지스터는 각각 D 형 플립플롭이고, 이들 레지스터의 전단에 각각 설치된 상기 각 전환회로는 2개의 입력단자와 1개의 출력단자와 1개의 제어단자를 가지고 있는 멀티플렉서이고, 각 멀티플렉서는 그 제어단자에 상기 일치신호가 공급되지 않는 때에는 한편의 입력단자가 출력단자에 접속되어, 각 멀티플렉서의 제어단자에 상기 일치신호가 공급된 때에 다른쪽의 입력단자가 출력단자에 접속되도록 구성되어 있고, 각 플립플롭의 트리거단자에는 상기 기준 클록이 공급되고, 그 입력단자에 전단의 멀티플렉서의 출력단자가 접속되고, 그 출력단자가 전단의 멀티플렉서의 한편의 입력단자와 다음단의 멀티플렉서의 다른쪽의 입력단자에 접속되어, 초단의 멀티플렉서의 다른쪽의 입력단자에 상기 주기 메모리로부터 판독된 주기 데이터가 입력되고, 종단의 플립플롭의 출력단자로부터 주기 데이터가 상기 일치검출수단에 출력되는 것을 특징으로 하는 주기발생장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.