KR940008248A - 리세트회로 - Google Patents

리세트회로 Download PDF

Info

Publication number
KR940008248A
KR940008248A KR1019930018201A KR930018201A KR940008248A KR 940008248 A KR940008248 A KR 940008248A KR 1019930018201 A KR1019930018201 A KR 1019930018201A KR 930018201 A KR930018201 A KR 930018201A KR 940008248 A KR940008248 A KR 940008248A
Authority
KR
South Korea
Prior art keywords
logic value
power
value
predetermined
reset
Prior art date
Application number
KR1019930018201A
Other languages
English (en)
Other versions
KR0139763B1 (ko
Inventor
노부오 시시쿠라
마키코 오기우
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940008248A publication Critical patent/KR940008248A/ko
Application granted granted Critical
Publication of KR0139763B1 publication Critical patent/KR0139763B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명은, 전원투입시의 전원전압의 파형에 한정되지 않고서 낮은 전원전압으로도 리세트신호를 출력할 수 있는 리세트회로에 관한 것이다.
본 발명은, 전원투입으로부터 소정 시간 경과후에 전원투입시의 논리값으로 부터 이행(移行)하여 미리 정한 논리값으로 설정되는 복수의 레지스터(R1~R8)와, 이 복수의 레지스터(R1~R8)의 각각이 미리 정한 논리 값으로 설정되어 있는 동안에는 일치신호를 출력하고, 적어도 1개의 레지스터가 미리 정한 논리값과 다른 값으로 설정되어 있는 동안에는 일치신호를 출력하고, 적어도 1개의 레지스터가 미리 정한 논리값과 다른 값으로 되어 있는 동안에는 불일치신호를 출력하는 논리회로(1)를 구비하여, 불일치 신호를 리세트신호로서 이용하고있다. 상기 복수의 레지스터(R1~R8)는 전원투입 당초에는 소정 논리값과는 다른 값을 출력하도록 설계되어 있고, 전원투입시의 전원전압파형에 관계없이 리세트신호를 얻을 수 있게 된다.

Description

리세트회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 리세트회로의 1실시예를 나타낸 회로도.
제2도는 제1도의 회로에 이용되는 레지스터의 상세회로도.

Claims (5)

  1. 전원투입으로부터 소정 시간 경과후에 미리 정한 논리값으로 설정되는 복수의 레지스터(R1~R8)와 이 복수의 레지스터(R1~R8)의 각각이 상기 미리 정한 논리값으로 설정되어 있는 동안에는 일치신호를 출력하고, 적어도 1개의 레지스터가 상기 미리 정한 논리값과 다른 값으로 되어 있는 동안에는 불일치신호를 출력하는 논리회로(1)를 구비하여, 상기 불일치신호를 리세트신호로서 이용하는 것을 특징으로 하는 리세트회로.
  2. 제1항에 있어서, 전원투입시의 논리값이 상기 미리 정한 논리값과 다른 값을 갖는 적어도 1개의 레지스터를 갖춘 것을 특징으로 하는 리세트회로.
  3. 제2항에 있어서, 상기 적어도 1개의 레지스터는 프로세스 또는 회로의 설계조건에 의해 전원투입시의 논리값이 상기 미리 정한 논리값과 다른 것을 특징으로 하는 리세트회로.
  4. 제2항 또는 제3항에 있어서, 상기 복수의 레지스터를 직렬접속하여 시프트레지스터를 구성하고, 소정 횟수의 클럭신호가 입력되면 논리값이 상기 미리 정한 논리값으로 되도록 구성한 것을 특징으로 하는 리세트회로.
  5. 제1항에 있어서, 상기 리세트신호에 의해 제어되는 회로와 동일한 반도체기판상에 형성되어 있는 것을 특징으로 하는 리세트회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018201A 1992-09-11 1993-09-10 리세트회로 KR0139763B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-243750 1992-09-11
JP24375092 1992-09-11

Publications (2)

Publication Number Publication Date
KR940008248A true KR940008248A (ko) 1994-04-29
KR0139763B1 KR0139763B1 (ko) 1998-07-15

Family

ID=17108430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018201A KR0139763B1 (ko) 1992-09-11 1993-09-10 리세트회로

Country Status (3)

Country Link
US (1) US5644259A (ko)
KR (1) KR0139763B1 (ko)
GB (1) GB2271032B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW283230B (ko) * 1994-08-16 1996-08-11 Handotai Energy Kenkyusho Kk
US5789953A (en) * 1996-05-29 1998-08-04 Integrated Device Technology, Inc. Clock signal generator providing non-integer frequency multiplication
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US20050160514A1 (en) * 2004-01-22 2005-07-28 Flaniken Kenneth B. Garment having head-and face cover
US8493109B2 (en) * 2010-03-31 2013-07-23 Qualcomm Incorporated System and method to control a power on reset signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203000A (en) * 1988-12-09 1993-04-13 Dallas Semiconductor Corp. Power-up reset conditioned on direction of voltage change
JP2546051B2 (ja) * 1990-10-03 1996-10-23 三菱電機株式会社 電源投入装置
KR950005593B1 (ko) * 1991-04-15 1995-05-27 미쯔비시덴끼 가부시끼가이샤 이미지 센서용 ic
US5309037A (en) * 1992-07-08 1994-05-03 International Business Machines Corporation Power-on reset circuit with arbitrary output prevention
US5446403A (en) * 1994-02-04 1995-08-29 Zenith Data Systems Corporation Power on reset signal circuit with clock inhibit and delayed reset

Also Published As

Publication number Publication date
GB2271032B (en) 1996-03-13
KR0139763B1 (ko) 1998-07-15
US5644259A (en) 1997-07-01
GB9318768D0 (en) 1993-10-27
GB2271032A (en) 1994-03-30

Similar Documents

Publication Publication Date Title
KR870004384A (ko) 신호 처리 회로
KR940002710A (ko) 일반적인 입출력 포트의 인터럽트 장치
KR940008248A (ko) 리세트회로
KR960042413A (ko) 데이터 처리 시스템
KR920018640A (ko) Lcd 구동회로
BR9708367A (pt) Disposição de circuito com um número de componentes de circuito eletrónicos
KR910001782A (ko) 논리회로의 테스트용이화회로
TW200601347A (en) Shift register and a shift register
KR900002638A (ko) 샘플홀드회로
JPS55143825A (en) Digital phase shifter
KR970076821A (ko) 래치회로
KR19980028923U (ko) 입력신호의 지연회로
KR980700575A (ko) 주기발생장치
ES432837A1 (es) Un elemento de conmutacion electronica mejorado.
JPS6432722A (en) Parallel/serial converting circuit
KR930010940B1 (ko) 입력인지 회로
SU432478A1 (ru) Устройство длявоспроизведения сигналовимпульсных
KR960015133A (ko) 피드백 시프트 레지스터
KR840004334A (ko) 논리회로의 한 입력단자 2-단 논리 테스팅 신호를 인가하기 위한 장치
KR930008867A (ko) 고속 테스트 장치를 가지는 시리얼 입출력 메모리
SU556500A1 (ru) Ячейка пам ти дл сдвигового регистра
GB865921A (en) Improvements relating to serial timing units using transistors
KR940017143A (ko) 펄스폭 신장회로
KR940003188A (ko) 동기식 카운터회로
KR970066799A (ko) 리세트 신호 필터링 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee