KR870004384A - 신호 처리 회로 - Google Patents

신호 처리 회로 Download PDF

Info

Publication number
KR870004384A
KR870004384A KR1019860008633A KR860008633A KR870004384A KR 870004384 A KR870004384 A KR 870004384A KR 1019860008633 A KR1019860008633 A KR 1019860008633A KR 860008633 A KR860008633 A KR 860008633A KR 870004384 A KR870004384 A KR 870004384A
Authority
KR
South Korea
Prior art keywords
flip
circuit
flops
flop
inverting circuit
Prior art date
Application number
KR1019860008633A
Other languages
English (en)
Other versions
KR940009988B1 (ko
Inventor
가즈토시 시미즈메
다케시 우에마쓰
데쓰 하가
요헤이 하세가와
Original Assignee
오오가 노리오
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60229319A external-priority patent/JP2565189B2/ja
Priority claimed from JP61058931A external-priority patent/JPH07122652B2/ja
Priority claimed from JP61091827A external-priority patent/JPH07122653B2/ja
Priority claimed from JP61091828A external-priority patent/JP2536478B2/ja
Application filed by 오오가 노리오, 소니 가부시키가이샤 filed Critical 오오가 노리오
Publication of KR870004384A publication Critical patent/KR870004384A/ko
Application granted granted Critical
Publication of KR940009988B1 publication Critical patent/KR940009988B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356069—Bistable circuits using additional transistors in the feedback circuit
    • H03K3/356078—Bistable circuits using additional transistors in the feedback circuit with synchronous operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Shift Register Type Memory (AREA)
  • Color Television Image Signal Generators (AREA)
  • Optical Communication System (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

신호처리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본원 발명에 의한 집적회로에 사용되는 다이나믹형 2포오트 플립플롭의 회로도.
제 4 도는 본원 발명의 집적회로에 사용되는 스태틱장치의 2포오트 플립플롭의 회로도.
제 6 도는 본원 발명의 한 실시예의 집적회로를 나타내는 블록다이어그램.
제 7 도는 본원 발명의 다른 실시예의 집적회로를 나타내는 블록다이어그램.

Claims (11)

  1. 복수의 플립플롭회로 및 이 플립플롭회로와 상호 접속되어 있는 복수의 게이트회로로 이루어지며, 상기 복수의 플립플롭회로는 멀티포오트 플립플롭회로이며, 상기 각 플립플롭회로는 각각 제1 및 제2데이터를 수신하기 위한 제1 및 제2데이터입력단자로 이루어지며, 제1 및 제2게이트 트랜지스터는 각각 상기 제1 및 제2데이터입력단자에 접속되며, 상기 제1 및 제2게이트 트랜지스터는 각각 제1 및 제2 클록신호에 의하여 제어되며, 제1 반전회로는 상기 제1 및 제2 게이트 트랜지스터에 접속되며, 제3 및 제4게이트 트랜지스터는 상기 제1반전회로에 직렬 접속되며, 제2반전회로는 상기 제3 및 제4게이트트랜지스터의 상기 직렬회로에 접속되며, 상기 멀티포오트 플립플롭회로를 포함하는 상기 집적회로는 상기 멀티포오트 플립플롭회로에 공급된 클록신호의 선택과 독립적으로 복수의 기능을 행할 수 있는 것을 특징으로 하는 디지탈 집적회로.
  2. 제 1 항에 있어서, 또한 제3클록신호에 의해 제어 가능한 게이트 트랜지스터를 포함하며, 상기 게이트 트랜지스터는 상기 제1 및 제2데이터신호를 수신하며, 상기 제1반전회로의 입력에 신호를 제공하도록 접속되는 것을 특징으로 하는 디지탈 집적회로.
  3. 제 2 항에 있어서 상기 제3 및 제4게이트 트랜지스터와 직렬로 접속된 또하나의 게이트 트랜지스터를 포함하는 것을 특징으로 하는 디지탈 집적회로.
  4. 제 1 항에 있어서 제3반전회는 상기 제1반전회로 출력에 접속된 입력을 가지며, 제5및 제6게이트 트랜지스터는 상기 제3반전회로의 출력과 상기 제1반전회로의 입력사이에 직력 접속되며, 상기 제5 및 제6게이트 트랜지스터는 상기 제1 및 제2 클록신호에 의하여 제어되는 것을 특징으로 하는 디지탈 집적회로.
  5. 제 1 항에 있어서 제3반전회는 상기 제2반전회로 출력에 접속된 입력을 가지며, 제5및 제6게이트 트랜지스터는 상기 제3반전회로의 출력과 상기 제2반전회로 의 입력사이에 각각 접속되며, 상기 제5 및 제6게이트 트랜지스터는 상기 제1 및 제2 클록신호에 의하여 각각 제어되는 것을 특징으로 하는 디지탈 집적회로.
  6. 제 1 항에 있어서, 직렬데이터로 시프트시키기 위하여 상기 제1 및 제2클록신호의 1개로부터의 클록신호에 응답하여 시프트레지스터로서 동작하기 위한 상기 복수의 멀티포오트 플립플롭을 접속시키는 수단을 포함하는 것을 특징으로 하는 디지탈 집적회로.
  7. 제 1 항에 있어서, 상기 제1 및 제2클록신호의 1개로부터의 클록신호에 응답하여 의사랜덤수 발생기로서 동작하기 위해 상기 복수의 멀티포오트 플립플롭회로를 접속시키는 회로수단을 포함하는 것을 특징으로 하는 디지탈 집적회로.
  8. 제 1 항에 있어서 시프트레지스터에 상기 복수의 멀티포오트 플립플롭회로를 접속시키는 회로수단과, 상기 제1클록펄스소오스로부터의 클록펄스제어하에 상기 시프트레지스터가 상기 플립플롭의 이전상태에 대응하는 데이터를 시프트시키는 수단을 포함하는 것을 특징으로 하는 디지탈 집적회로.
  9. 제 1 항에 있어서, 시그네이츄어분석 레지스터로 상기 복수의 멀티포오트 플립플롭을 상호 접속시키는 수단과, 상기 시그네이츄어분석 레지스터의 내용에 대응하는 상기 제1클록펄스소오스로부터의 클록펄스의 제어하에 출력을 제공하는 수단을 포함하는 것을 특징으로 하는 디지탈 집적회로.
  10. 제 1 항에 있어서, 클록신호의 제3소오스를 포함하며, 상기 각 멀티포오트 플립플롭은 상기 각 클록신호의 3개 소오스로부터 수신되는 신호에 응답하여 서로 독립해서 동작을 행하기 위하여 클록신호의 상기 제3소오스에 접속되며, 또 상기 제1클록신호에 응답하여 d형 플립플롭으로서 독립적으로 상기 플립플롭을 동작시키기 위해 정상모드에 있어서의 동작을 하도록 하기 위하여 상기 플립플롭을 상호 접속시키기 위한 회로수단과, 상기 제2클록신호에 응답하여 시프트레지스터로서 동작하기 위해 상기 플립플롭을 상호 접속시키기위한 회로수단과, 상기 제3클록신호에 응답하여 랜덤데이터발생기로서 동작하도록 상기 플립플롭을 상호 접속시키기 위한 회로수단을 포함하는 것을 특징으로 하는 디지탈 집적회로.
  11. 제1항에 있어서, 상기 제1및 제2클록신호에 응답하여 각각 시프트레지스터 또는 랜덤발생기로서 선택적으로 작용하기 위해 상기 복수의 플립플롭을 상호 접속시키기 위한 회로수단과, 1 플립플롭의 출력에 접속된 입력과 다른 플립플롭의 데이터입력에 접속된 출력을 가진 멀티플렉서와, 상기 플립플롭의 선택 기능에 의하여 상기 멀티플렉서의 동작을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 디지탈 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008633A 1985-10-15 1986-10-15 신호처리회로 KR940009988B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP85-229319 1985-10-15
JP60229319A JP2565189B2 (ja) 1985-10-15 1985-10-15 信号処理回路
JP86-58931 1986-03-15
JP61058931A JPH07122652B2 (ja) 1986-03-15 1986-03-15 フリップフロップ回路
JP86-70192 1986-03-18
JP86-70193 1986-03-28
JP86-91828 1986-04-21
JP61091827A JPH07122653B2 (ja) 1986-04-21 1986-04-21 試験回路
JP86-91827 1986-04-21
JP61091828A JP2536478B2 (ja) 1986-04-21 1986-04-21 フリップフロップ回路

Publications (2)

Publication Number Publication Date
KR870004384A true KR870004384A (ko) 1987-05-09
KR940009988B1 KR940009988B1 (ko) 1994-10-19

Family

ID=27463707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008633A KR940009988B1 (ko) 1985-10-15 1986-10-15 신호처리회로

Country Status (6)

Country Link
US (1) US4733405A (ko)
EP (1) EP0224004B1 (ko)
KR (1) KR940009988B1 (ko)
AT (1) ATE84165T1 (ko)
AU (1) AU593028B2 (ko)
DE (1) DE3687407T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0228156A3 (en) * 1985-11-07 1989-06-07 Control Data Corporation Test system for vlsi circuits
JPH0682146B2 (ja) * 1986-12-22 1994-10-19 日本電気株式会社 スキヤンパス方式の論理集積回路
JP2556017B2 (ja) * 1987-01-17 1996-11-20 日本電気株式会社 論理集積回路
US4879718A (en) * 1987-11-30 1989-11-07 Tandem Computers Incorporated Scan data path coupling
US5198999A (en) * 1988-09-12 1993-03-30 Kabushiki Kaisha Toshiba Serial input/output semiconductor memory including an output data latch circuit
JPH07111829B2 (ja) * 1988-09-12 1995-11-29 株式会社東芝 半導体メモリ
US4991175A (en) * 1989-10-06 1991-02-05 Hewlett-Packard Signature analysis
US5239206A (en) * 1990-03-06 1993-08-24 Advanced Micro Devices, Inc. Synchronous circuit with clock skew compensating function and circuits utilizing same
JP2945103B2 (ja) * 1990-05-15 1999-09-06 株式会社リコー テスト用スキャン回路装置
US5122685A (en) * 1991-03-06 1992-06-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5416367A (en) * 1991-03-06 1995-05-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
JPH04351118A (ja) * 1991-05-29 1992-12-04 Sharp Corp カウンタ回路
US5414714A (en) * 1992-03-26 1995-05-09 Motorola, Inc. Method and apparatus for scan testing an array in a data processing system
US5369752A (en) * 1992-06-01 1994-11-29 Motorola, Inc. Method and apparatus for shifting data in an array of storage elements in a data processing system
US5463338A (en) * 1993-06-07 1995-10-31 Vlsi Technology, Inc. Dual latch clocked LSSD and method
US5485466A (en) * 1993-10-04 1996-01-16 Motorola, Inc. Method and apparatus for performing dual scan path testing of an array in a data processing system
GB9405804D0 (en) * 1994-03-24 1994-05-11 Discovision Ass Scannable latch and method of using the same
US5544107A (en) * 1994-08-22 1996-08-06 Adaptec, Inc. Diagnostic data port for a LSI or VLSI integrated circuit
US5663669A (en) * 1994-12-14 1997-09-02 International Business Machines Corporation Circuitry and method for latching information
KR0158610B1 (en) * 1995-04-27 1998-12-15 Samsung Electronics Co Ltd Serial interface to memory using the interlaced scan
FR2739967B1 (fr) * 1995-10-16 1997-11-14 Sgs Thomson Microelectronics Procede d'initialisaiton d'un registre a decalage et registre associe
US5719516A (en) * 1995-12-20 1998-02-17 Advanced Micro Devices, Inc. Lock generator circuit for use with a dual edge register that provides a separate enable for each use of an input clock signal
US5754070A (en) * 1996-11-19 1998-05-19 Vlsi Technology, Inc. Metastableproof flip-flop
JPH11328947A (ja) * 1998-05-18 1999-11-30 Nec Corp 大規模ｆｉｆｏ回路
TW527491B (en) * 1999-02-02 2003-04-11 Fujitsu Ltd Test method and test circuit for electronic device
US6614263B2 (en) * 2002-02-05 2003-09-02 Logicvision, Inc. Method and circuitry for controlling clocks of embedded blocks during logic bist test mode
US7262648B2 (en) * 2004-08-03 2007-08-28 Marvell International Ltd. Two-latch clocked-LSSD flip-flop
US20060085707A1 (en) * 2004-09-28 2006-04-20 Texas Instruments Incorporated High speed energy conserving scan architecture
FR3115149B1 (fr) * 2020-10-09 2024-02-23 St Microelectronics Grenoble 2 Dispositif de mémorisation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4291386A (en) * 1978-11-30 1981-09-22 Sperry Corporation Pseudorandom number generator
JPS57116424A (en) * 1981-01-13 1982-07-20 Toshiba Corp Parallel-to-serial converting circuit
US4408298A (en) * 1981-06-26 1983-10-04 Rca Corporation Pseudo random number generator apparatus
DE3274910D1 (en) * 1982-09-28 1987-02-05 Ibm Device for loading and reading different chains of bistable circuits in a data processing system
US4534030A (en) * 1982-12-20 1985-08-06 International Business Machines Corporation Self-clocked signature analyzer
JPS59151537A (ja) * 1983-01-29 1984-08-30 Toshiba Corp 相補ｍｏｓ形回路
US4534028A (en) * 1983-12-01 1985-08-06 Siemens Corporate Research & Support, Inc. Random testing using scan path technique
US4601033A (en) * 1984-01-16 1986-07-15 Siemens Corporate Research & Suppport, Inc. Circuit testing apparatus employing signature analysis
US4611183A (en) * 1984-04-30 1986-09-09 Motorola, Inc. Digital decorrelating random data generator
US4590601A (en) * 1984-12-24 1986-05-20 Gte Communication Systems Corporation Pseudo random framing detector circuit

Also Published As

Publication number Publication date
AU593028B2 (en) 1990-02-01
EP0224004B1 (en) 1992-12-30
EP0224004A3 (en) 1990-08-16
EP0224004A2 (en) 1987-06-03
KR940009988B1 (ko) 1994-10-19
ATE84165T1 (de) 1993-01-15
AU6392686A (en) 1987-04-16
US4733405A (en) 1988-03-22
DE3687407T2 (de) 1993-06-24
DE3687407D1 (de) 1993-02-11

Similar Documents

Publication Publication Date Title
KR870004384A (ko) 신호 처리 회로
KR880014475A (ko) 반도체 집적회로장치
KR880003247A (ko) 반도체 집적회로장치
US4627085A (en) Flip-flop control circuit
KR850004684A (ko) 반도체 기억 장치
KR890013740A (ko) 모노리틱 집적회로
KR940002710A (ko) 일반적인 입출력 포트의 인터럽트 장치
KR870005389A (ko) 정보 기억장치
KR880009381A (ko) 반도체 집적회로장치
US4156819A (en) Master-slave flip-flop circuit
KR960042088A (ko) 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
KR920010650A (ko) 프로그래머블 집적회로
KR960042413A (ko) 데이터 처리 시스템
KR960009092A (ko) 테스트가능한 블록을 갖는 반도체 집적회로
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
KR910001782A (ko) 논리회로의 테스트용이화회로
US4231024A (en) Device for a digital arithmetic processing apparatus
KR880014737A (ko) 다중입력 디지탈 필터
KR890002768A (ko) 하나 이상의 입력 비동기 레지스터
KR940008248A (ko) 리세트회로
KR880008564A (ko) 병렬 데이타 포트 선택 방법 및 장치
KR840001406A (ko) 디지탈 휠터 회로
TW369769B (en) Method and apparatus for split shift register addressing
KR900015458A (ko) 입력절환장치
KR940015801A (ko) 다수의 블럭에서 1개의 데이타 레지스터를 동시에 콘트롤하는 로직회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030922

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee