KR880008564A - 병렬 데이타 포트 선택 방법 및 장치 - Google Patents

Abstract

내용 없음.

Description

병렬 데이타 포트 선택 방법 및 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 다수의 포트로부터 병렬 데이타 포트를 선택하고, 선택된 포트와 직렬 데이타 통로사이에 데이타를 전송하는 장치의 다이어그램.

Claims (17)

1. 선택된 포트와 직렬 데이타 통로사이에 데이타 전송을 위해 다수의 포트로부터 병렬 데이타 포트를 선택하는 방법에서, 선택되는 포트를 확인하는 직렬 트레인 선택 비트가 데이타 통로상으로 클럭된 제1시프트 레지스터의 직렬 데이타 입력에 전송되어 상기 제1레지스터에 저장된 후에, 상기 제1레지스터의 병렬 데이타 출력으로부터의 결합은 상기 선택을 실행시키는 병렬 데이타 포트 선택방법에 있어서, 상기 결합은 다수의 각 포트와, 상기 직렬 데이타 통로가 결합되는 직렬 데이타 통로로의 부가 시프트 레지스터의 스테이지 사이에 각각의 부가 결합의 제어 입력을 인에이블하며, 상기 선택을 실행하기 위하여 제1언급된 상기 결합들은 그들 자체가 인에이블되고, 그러므로써 저장된 선택 비트에 의해 확인된 포트에 대응하는 상기 부가 결합은 저장된 선택 비트를 기준하여 인에이블되는 것을 특징으로 하는 병렬 데이타 포트 선택방법.
2. 선택된 포트와 직렬 데이타 통로사이에 데이타 전송을 위해 다수의 포트로부터 병렬 데이타 포트를 선택하는 방법에 있어서 선택되는 포트를 확인하는 일련의 트레인 선택 비트는 데이타 통로상으로 클럭된 제1시프트 레지스터의 직렬 데이타 입력에 전송되어 상기 제1레지스터에 저장되고, 그후 상기 제1레지스터의 병렬 데이타 출력으로부터의 결합은 상기 선택을 실행시키는 병렬 데이타 포트 선택방법에 있어서, 상기 제1시프트 레지스터의 여러 제어 출력은 다수의 각 포트사이의 각각의 부가 결합의 제어 입력을 인에이블하며, 상기 직렬 데이타 통로가 결합되는 직렬 데이타 터미널로의 부가 시프트 레지스터의 스테이지들은 그들 자체가 인에이블되므로써, 저장된 선택 비트에 의해 확인된 포트에 대응하는 상기 부가 결합이 저장된 선택비트를 근거로 인에이블되는 것을 특징으로 하는 병렬 데이타 포트 선택방법.
3. 제1 또는 2항에 있어서, 각각의 상기 부가 결합은 다수의 대응 포트와 각각의 상기 부가 시프트 레지스터의 스테이지 사이에 있는 것을 특징으로 하는 병렬 데이타 포트 선택방법.
4. 제3항에 있어서, 선택되는 포트는 출력 포트이며, 상기 출력 포트에 대응하는 제1시프트 레지스터와 부가 시프트 레지스터는 종속으로 연결되며 공통 클럭 펄스 입력부를 갖고 있으며, 데이타 비트의 직렬 트레인은 선택 비트의 직렬 트레인에 부착되며 상기 부가 결합이 인에이블되기 전에 상기 출력 포트에 대응하는 부가 시프트 레지스터에 저장되는 것을 특징으로 하는 병렬 데이타 포트 선택방법.
5. 제3항에 있어서, 선택되는 포트는 입력 포트이며, 상기 입력 포트에 대응하는 상기 부가 시프트 레지스터내의 데이타는 상기 부가 결합의 인에이블후에 직렬 데이타 통로상으로 클럭 아웃되는 것을 특징으로 하는 병렬 데이타 포트 선택방법.
6. 선행항중 임의 한 항에 있어서, 다수의 주어진 포트는 출력 포트이며, 상기 제1레지스터의 병렬 데이타 출력으로부터 상기 출력 포트에 대응하는 부가 결합의 인에이블 제어 입력에 대한 결합은 상기 부가 결합에 포함된 래치의 스트로브 입력이 되는 것을 특징으로 하는 병렬 데이타 포트 선택방법.
7. 선행항중 임의 한 항에 있어서, 다수의 주어진 포트는 입력 포트이며, 상기 제1레지스터의 병렬 데이타 출력으로부터 상기 입력 포트에 대응하는 부가 결합의 인이에블 제어 압력으로의 결합이 상기 부가 결합에 포함된 게이트의 인에이블 입력이 되는 것을 특징으로 하는 병렬 데이타 포트 선택방법.
8. 다수의 포트로부터 병렬 데이타 포트를 선택하고 선택된 포트와 직렬 데이타 통로사이의 전송을 위해 직렬 데이타 통로가 결합되는 직렬 데이타 입력으로의 제1시프트 레지스터와 다수의 각 포트에 대응하는 부가시프트 레지스터와, 제1 및 부가 사프트 레지스터의 각각을 클럭킹하는 수단과, 상기 부가 시프트 레지스터의 스테이지와 대응 포트사이의 각 연결의 제어 입력을 인에이블하기 위하여 제1시프트 레지스터의 병렬 데이타 출력으로부터의 부가 결합과, 상기 제1시프트 레지스터의 내용을 근거로 상기 부가 시프트 레지스터와 대응 포트사이의 특정 상기 결합이 선택되어 인에이블 되도록 상기 부가 결합을 인에이블시키는 수단을 포함하는 것을 특징으로 하는 병렬 데이타 포트 선택장치.
9. 제8항에 있어서, 다수의 제1 및 제2포트는 입력 포트이며, 상기 제1 및 제2포트에 대응하는 부가 시프트 레지스터의 직렬 데이타 출력은 AND-기능회로의 각 입력을 통하여 직렬 데이타 통로에 결합되며, 이들 부가 시프트 레지스터에는 직렬 데이타 입력이 제공되며, 상기 직렬 데이타 입력은 그것이 대응하는 부가 시프트 레지스터를 통하여 클럭된 후에 AND-기능 회로의 대응 입력에 논리 “1”로 인가되는 논리 레벨에 연결되는 것을 특징으로 하는 병렬 데이타 포트 선택장치.
10. 제9항에 있어서, AND-기능 회로는 직렬 데이타 통로가 일부를 형성하는 와이어형 AND-기능 회로인 것을 특징으로 하는 병렬 데이타 포트 선택장치.
11. 제9 또는 10항에 있어서, 직렬 데이타 소스의 출력이 AND-기능 회로의 부가 입력을 통하여 직렬 데이타 통로에 결합되는 직렬 데이타 소스를 포함하는 것을 특징으로 하는 병렬 데이타 포트 선택장치.
12. 제8항에 있어서, 주어진 다수의 포트는 입력 포트이며, 상기 주어진 포트에 대응하는 부가 시프트 레지스터의 직렬 데이타 출력은 AND-기능 회로의 제1입력을 통하여 직렬 데이타 통로에 결합되며, 상기 부가 시프트 레지스터에는 직렬 데이타 입력에 제공되며, 상기 직렬 데이타 입력을 부가 시프트 레지스터를 통하여 클럭된 후에 AND-기능 회로의 제1입력에 논리 “1”이 인가되는 결과가 되는 논리 레벨에 연결되며, 병렬 데이타 포트 선택장치는 직렬 데이타 소스의 출력이 AND-기능 회로의 제2입력을 통하여 직렬 데이타 통로에 결합되는 직렬 데이타 소스를 포함하는 것을 특징으로 하는 병렬 데이타 포트 선택장치.
13. 제12항에 있어서, AND-기능 회로는 직렬 데이타 통로가 일부를 구성하는 와이어형 AND- 기능 회로인 것을 특징으로 하는 병렬 데이타 포트 선택장치.
14. 제8 내지 13항중 임의 한 항에 있어서, 상기 부가 결합은 종속 연결의 래치와 버퍼를 포함하며, 상기 부가 결합을 인에이블하는 수단은 스트로브 신호를 래치의 스트로브 신호 입력에 인가시키로 출력 인에이블 신호를 버퍼의 출력 인에이블 신호 입력에 인가시키는 수단을 포함하는 것을 특징으로 하는 병렬 데이타 포트 선택장치
15. 제 8 내지 14항중 임의 한 항에 있어서, 다수의 주어진 포트는 출력 포트이며, 그곳에 대응하는 부가 레지스터와 상기 제 1 시프트 레지스터는 종속으로 연결되어 있는 것을 특징으로 하는 병렬 데이타 포트 선택장치
16. 제8 내지 15항에 있어서, 다수의 주어진 포트는 입력포트이며, 상기 입력포트와 그곳에 대응하는 부가 시프트 레지스터의 스테이지사이의 결합의 인에이블 제어 입력으로의 부가 결합은 후자의 결합에 포함되는 게이트의 인에이블 입력인 것을 특징으로 하는 병렬 데이타 포트 선택장치.
17. 제8 내지 15항중 임의 한 항에 있어서, 다수의 주어진 포트는 출력 포트이며, 상기 출력 포트와 그곳에 대응하는 부가 시프트 레지스터의 스테이지 사이의 결합의 인에이블 제어 입력으로의 부가 결합은 후자의 결합에 포함되는 래치의 스트로브 입력인 것을 특징으로 하는 병렬 데이타 포트 선택장치.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.