SU427388A1 - Устройство сдвига - Google Patents
Устройство сдвигаInfo
- Publication number
- SU427388A1 SU427388A1 SU1776196A SU1776196A SU427388A1 SU 427388 A1 SU427388 A1 SU 427388A1 SU 1776196 A SU1776196 A SU 1776196A SU 1776196 A SU1776196 A SU 1776196A SU 427388 A1 SU427388 A1 SU 427388A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- output
- bits
- trigger
- shift
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Предлагаемое устройство сдвига может быть использовано в вычислительной технике, в частности, в качестве регистра множител в арифметических устройствах.
Известны устройства сдвига, выполненные на потенциальных элементах, состо щие из двух регистров - основного и вспомогательного .
Недостаток таких устройств заключаетс в том, что дл сдвига информации на k разр дов требуетс два такта: первый такт необходим дл переписи информации со сдвигом (без сдвига) из основного регистра во вспомогательный , а второй такт - дл записи ее без сдвига (со сдвигом) «з вспомогательного в основной регистр.
Цель изобретени - сокращение в два раза времени, необходимого дл одного сдвига ииформации на k разр дов.
Эта цель достигаетс путем введени триггера , управл емого сигналами записи информации в первый и второй регистры, двух элементов «И, управл емых выходными сигналами триггера и содержимым одного из разр дов первого и второго регистров, и элемента «ИЛИ, который объедин ет выходы элементов «И. Выход элемента «ИЛИ вл етс выходом одного из разр дов устройства сдвига. Св зи между регистрами осуществлены таким образом, что при каждой пересылке из регистра в регистр инфор:маци сдвигаетс на k разр дов.
Схема устройства представлена на чертеже. Устройство состоит из двух регистров /, 2,
триггера 3, управл емого сигналами, приход щими на шины записи 4, 5, двух элементов «И 6, 7, управл емых выходными сигналами триггера 3 и содержимым одного из разр дов регистров 1, 2, и элемента «ИЛИ 8.
Выходы регистра / соединены со входами регистра 2 и выходы регистра 2 - со входами регистра 1, причем все св зи между регистрами выполнены со сдвигом на k разр дов . Применение триггера 3 позвол ет использовать информацию о сдвинутом числе при отсутствии сигналов на щинах 4 и 5.
Предположим, что сдвигаемое число заиисано в регистр /. В этом случае триггер 3 находитс в единичном состо нии и на выходе элемента «ИЛИ 8 по вл етс сигнал, отражающий содержимое одного из разр дов регистра 1. При подаче сигнала на щину записи 5 содержимое регистра / переписываетс со сдвигом в регистр 2 и триггер 3 устанавливаетс в .нулевое состо ние, при этом сигнал на выходе элемента «ИЛИ соответствует содержимому одного из разр дов регистра 2 и т. д. Таким образом, после каждой произведенной пересылки на выходе элемента
«ИЛИ 8 имеетс информаци о сдвинутом числе.
Предмет изобретени
Устройство сдвига, содержащее два т-разр дных регистра, причем выходы одного регистра соединены со входами другого, отличающеес тем, что, с целью повышени быстродейстаи , оно содержит триггер, два элемента «И и элемент «ИЛИ, причем единичный вход триггера соединен с шиной записи в первый регистр, а нулевой - с шиной записи во второй регистр, единичный выход
триггера подключен ко входу первого элемента «И, второй вход которого соединен с единичным выходом одного из р1азр дов первого .,р,а, «улевой выход триггера подключен
ко входу второго элемента «И, другой вход которого соединен с единичным выходом одного из разр дов второго регистра, выходы элементов «И соединены со входами элемента «ИЛИ, выход п-то
() разр да первого регистра подключен ко входу (n±k)-YO разр да второго, а выход п-го разр да второго - ко входу (л±й)-го разр да первого регистра.
7-А
/ i , t
Ч /
/7-/f / fjff
, . Uч//
I I
X
ъ I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1776196A SU427388A1 (ru) | 1972-04-21 | 1972-04-21 | Устройство сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1776196A SU427388A1 (ru) | 1972-04-21 | 1972-04-21 | Устройство сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU427388A1 true SU427388A1 (ru) | 1974-05-05 |
Family
ID=20511673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1776196A SU427388A1 (ru) | 1972-04-21 | 1972-04-21 | Устройство сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU427388A1 (ru) |
-
1972
- 1972-04-21 SU SU1776196A patent/SU427388A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU427388A1 (ru) | Устройство сдвига | |
SU809387A1 (ru) | Устройство сдвига | |
SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
SU842785A1 (ru) | Преобразователь последовательногодВОичНОгО КВАзиКАНОНичЕСКОгО МОдифи-циРОВАННОгО КОдА B пАРАллЕльНыйКАНОНичЕСКий КОд | |
SU743036A1 (ru) | Устройство сдвига цифровой информации | |
SU1603395A1 (ru) | Процессор матричной вычислительной системы | |
SU661548A1 (ru) | Отсчетное устройство | |
SU582513A1 (ru) | Запоминающее устройство | |
SU375789A1 (ru) | Коммутирующее устройство | |
SU556500A1 (ru) | Ячейка пам ти дл сдвигового регистра | |
US2905383A (en) | Register zero test | |
SU627572A1 (ru) | Умножитель частоты | |
SU478305A1 (ru) | Устройство умножени чисел | |
SU894714A1 (ru) | Микропроцессорный модуль | |
SU575645A2 (ru) | Устройство дл срвнени следующих друг за другом чисел | |
SU686027A1 (ru) | Устройство дл определени экстремальных чисел | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU1280622A1 (ru) | Устройство дл суммировани двух импульсных последовательностей | |
SU805416A1 (ru) | Устройство дл сдвига | |
SU488344A1 (ru) | Реверсивный распределитель | |
SU798833A1 (ru) | Делительно-множительное устройство | |
SU842789A1 (ru) | Микропроцессорна секци | |
SU378945A1 (ru) | Устройство для микропрограммного управления | |
SU1050114A1 (ru) | Распределитель импульсов | |
SU476601A1 (ru) | Устройство сдвига цифровой информации |