SU375789A1 - Коммутирующее устройство - Google Patents
Коммутирующее устройствоInfo
- Publication number
- SU375789A1 SU375789A1 SU1680759A SU1680759A SU375789A1 SU 375789 A1 SU375789 A1 SU 375789A1 SU 1680759 A SU1680759 A SU 1680759A SU 1680759 A SU1680759 A SU 1680759A SU 375789 A1 SU375789 A1 SU 375789A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- output
- input
- logical element
- bit
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
I
Изабретение относитс к области вычислительной техники « может быть использовано в цифровых вычислительных и измерительных устройствах.
:В качестве коммутирующего устройства может быть использован кольцевой счетчик, представл ющий собой п-разр дный сдвиговый регистр ва триггерах потенциального типа , замкнутый в кольцо н обеспечивающий поочередное подключение каждого из п объектов .
Недостатком этого устройства вл етс отсутствие возможности обхода своих состо ний в случае необходимости подключени не всех имеющихс объектов, а только части из них.
Цель изобретени - обеспечение возможности обхода любого числа состо ний коммутирующего устройства.
Эта .цель достигаетс тем, что к единичному входу каждого основного триггера подключен единичный выход управл ющего триггера, к нулевому выходу которого подсоединен логический элемент «И. К единичному выходу каждого вспомогательного триггера подключены нулевой вход основного триггера и логический элемент «ИЛИ, ко второму входу которого подсоединен выход лог еского элемевта «И. Выход элемента «ИЛИ подсоединен к единичному входу основного триггера и к одному из входов логического элемента «И
в следующем разр де. Выход элемента «ИЛИ последнего разр да подключен к едиНИЧ .НОМУ входу основного триггера и к одному из входов логического элемента «И первого разр да через логический элемент «ИЛИ, ко второму входу которого подсоединен источник начального сигнала.
Схема предлагаемого устройства представлен а на чертеже.
Устройство состоит из однотипных разр дов /, каждый из которых содержит основной триггер 2, выходы которого соединены с соответствующими входами вспомогательного триггера 3, а также управл ющий триггер 4,
единичный выход которого подключен к едини1ч ,ному входу триггера 2, а нулевой выход - ко входу логического элемента «И 5. Единичный выход триггера 3 подключен к нулевому входу триггера 2 и одновременно к од
ному из входов логического элемента «ИЛИ 6, ко второму входу которого подключен выход элемента «И 5. Выход элемента 6 подсоединен ко входу логического элемента «И и к единичному входу основного триггера 2
следующего по номеру разр да. Выход логического элемента «ИЛИ 6 последнего разр да подключен к единичному входу основного триггера 2 и ко входу логического элемента «И 5 первого разр да через логический элемент «ИЛИ 7, ко второму входу которого подключена шина начального сигнала о. К единичным и нулевым входам всех вспомогательных триггеров подключена тактова шина 9, а к. единичным и вулевым входам всех основных триггеров 2 - ши-на переключени 10. Ко входам 11 и 12 управл ющих триггеров 4 подключены выходы схемы управлени этими триггерами. Поскольку в предлагаемом устройстве используютс элементы потенциального типа, то осуществл етс двухтактна система синхронизации . С этой целью по шине 9 подаютс тактовые сигналы, а по щине 10 сигналы переключени . Дл того, чтобы осуществить обход одного или нескольких состо ний устройства , один или несколько управл ющих триггеров, индексы которых соответствуют этим состо ни м, устанавливаютс в состо ние «О. Например, необходимо обойти состо ние 02 и из. Дл этого управл ющие триггеры второго и третьего разр дов устанавливаютс в состо ние «О (н апример, от схемы контрол объектов, обнаружившей, неисправность второго и третьего из них). В этом случае при поступлении по шине 10 сигнала переключени и по щине 8 начального сигнала устройство перейдет в состо ние а. -.При поступлении по шине 10 тактового сигнала вспомогательный триггер 3 первого разр да перейдет в состо ние «1, и потенциал через логические элементы «И 5 и «ИЛИ 6 второго и третьего разр дов поступит на единичный .вход основного триггера 2 четвертого разр да. Таким образом, при поступлении следующего сигнала переключени по шине 10, устройство, мину состо ние а и аз перейдет в состо ние а. Предлагаемое коммутирующее устройство удобно примен- ть в системах информационного обмена, где осуществл етс последовательное подключение внещних устройств, и неисправность одного из них приводит к выходу из стро всей системы, например в устройствах отображени информации на электрониолучевую трубку, реализующих микрорастровый метод вывода символов, ЗУ-регенерации изображени которых выполнено на магнитострикционных лини х задержки МЛЗ с последовательными заполнени ми. Отказ какой-либо из МЛЗ вызывает полную потерю работоспособности всего устройства. Предлагаемое устройство позвол ет исключать подключение неисправных МЛЗ, с повторным обращением к системе. Предмет изобр-етени Коммутирующее устройство, содержащее п-разр дный регистр, каждый кз разр дов которого состоит из основного и вспомогательного триггера потенциального типа, и логические элементы «И, «ИЛИ, отличающеес тем, что, с целью обеспечени возможности обхода любого количества его состо ний , оно в каждом разр де содержит управл ющий триггер, при этом к единичному входу каждого основного триггера подключен единичный выход управл ющего триггера, к нулевому выходу которого подключен логический элемент «PI, а к единичному выходу каждого вспомогательного триггера подключены нулевой вход основного триггера и логический элемент «ИЛИ, ко второму входу которого подключен выход логического элемента «И, выход элемента «ИЛИ подсоединен к единичному входу основного триггера и к одному из входов логического элемента «И в следующем разр де, причем выход элемента «ИЛИ последнего разр да подключен к единичному входу основного триггера и к одному из входов логического элемента «И первого разр да через логический элемент «ИЛИ, второй вход которого соединен с щиной начального сигнала.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1680759A SU375789A1 (ru) | 1971-07-19 | 1971-07-19 | Коммутирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1680759A SU375789A1 (ru) | 1971-07-19 | 1971-07-19 | Коммутирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU375789A1 true SU375789A1 (ru) | 1973-03-23 |
Family
ID=20482749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1680759A SU375789A1 (ru) | 1971-07-19 | 1971-07-19 | Коммутирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU375789A1 (ru) |
-
1971
- 1971-07-19 SU SU1680759A patent/SU375789A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU375789A1 (ru) | Коммутирующее устройство | |
SU364965A1 (ru) | ОДНОТАКТНЫЙ СДВИГАТЕЛЬtSvJfcUUfUciltAifl | |
SU985827A1 (ru) | Буферное запоминающее устройство | |
SU379054A1 (ru) | КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^-- | |
SU792253A2 (ru) | Устройство дл последовательного опроса источников информации | |
SU488344A1 (ru) | Реверсивный распределитель | |
SU395988A1 (ru) | Десятичный счетчик | |
SU374586A1 (ru) | Генератор рекуррентной последовательности с самоконтролем | |
SU396719A1 (ru) | Регистр сдвига | |
SU1497743A1 (ru) | Пересчетное устройство в @ -кодах Фибоначчи | |
SU838701A1 (ru) | Устройство дл формировани кратчай-шЕгО пуТи B цифРОВОй СЕТи СВ зи | |
SU392494A1 (ru) | I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA | |
SU798814A1 (ru) | Устройство дл сравнени чисел | |
SU588561A1 (ru) | Ассоциативное запоминающее устройство | |
SU494745A1 (ru) | Устройство дл синтеза многотактной схемы | |
SU989586A1 (ru) | Посто нное запоминающее устройство | |
SU456269A1 (ru) | Датчик тактов | |
SU594530A1 (ru) | Ячейка пам ти дл регистра сдвига | |
SU1290304A1 (ru) | Устройство дл умножени | |
RU1805462C (ru) | Устройство дл определени значений булевых функций | |
SU1030816A1 (ru) | Устройство дл геометрических преобразований изображений объектов | |
SU425177A1 (ru) | ||
SU756409A1 (ru) | Адаптивное вычислительное ’устройство 1 | |
SU1128254A1 (ru) | Устройство приоритета | |
SU437072A1 (ru) | Микропрограммное устройство управлени |