SU798814A1 - Устройство дл сравнени чисел - Google Patents
Устройство дл сравнени чисел Download PDFInfo
- Publication number
- SU798814A1 SU798814A1 SU792734296A SU2734296A SU798814A1 SU 798814 A1 SU798814 A1 SU 798814A1 SU 792734296 A SU792734296 A SU 792734296A SU 2734296 A SU2734296 A SU 2734296A SU 798814 A1 SU798814 A1 SU 798814A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- shift register
- bus
- information input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение-ОТНОСИТСЯ к автоматике и вычислительной технике и может быть использовано в цифровых системах контрол и обработки информации.
Известно устройство дл сравнени чисел, содержащее регистры, триггеры, схему сравнени , логические элементы И, ИЛИ, элементы задержки,.и определ ющее наибольшее или наименьшее из следующих друг за другом чисел, заданных последовательност ми импульсов 1 .
Недостаток устройства - отсутствие возможности сравнени последовательности импульсов каждого числа, т.е. контролирует поступление на вход 1«:тройства сравнени всей последовательности импульсов данного числа или отсутствие хот бы одного импульса уз .этой последовательности.Наиболее близким по технической сущности к предлагаемому вл етс устройство, содержащее п-разр дный регистр, дешифратор и блок управлени информационный вход устройства подк .шочен к входу регистра, выходы разр дов которого и выходы блока управлени подключены к входам дешифратора , выход которого подключен к выходной шине устройства 2.
Недостаток устройства - сложность.
Цель изобретени - упрощение устройства .
Поставленна цель достигаетс тем, что в устройстве дл сравнени чисел, содержащем регистры сдвига, элементы И, ИЛИ, элемент равнозначности , причем шина управлени устройства соединена с первыми входакш пер0 вого и второго элементов И, информационный вход устройства подключен к информационному входу первого регистра сдвига, инверсный выход второго регистра сдвига соединен со
5 вторым входом второго элемента И и с информационным входом второго регистра сдвига, шина тактовых сигналов соединена со вторым входом элемента И и с третьим входом.
0 второго элемента И, выход которого соединен с ухфавл ющим входом второго регистра сдвига, инверсный выход которого подк.шочен к первому входу элемента ИЛИ, выход которого соединен
5 с третьим входом первого элемента И, выход которого подключен к управл ющему входу первого регистра сдвига, первый и второй выходы которого соединены со входами элемента равнознач0 ности , выход которого подключен к
выходной шине и ко второму входу элемента ИЛИ.
На чертеже представлена блок-схема устройства.
.Устройство содержит регистры 1, 2 сдвига, элементы ИЗ, 4 и ИЛИ 5, элемент б равнозначности, шину 7 управлени , информационный вход 8 устройства , шину 9 тактовых сигналов, выход 10 устройства.
Устройство работает следующим образом.
В исходном состо нии двухразр дные регистры 1 и 2 сдвига свободны. При этом на единичных выходах регистра 1 сдвига нулевые потенциалы, а на выходе элемента б равнозначности и на инверсном выходе регистра 2 сдвига - единичные потенциалы, вследствие чего на выходе элемента ИЛИ 5 единичный сигнал. Перед началом сравнени на шину 7 управлени поступает единичный сигнал. Частота тактовых сигналов, поступающих на шину 9, и частота последовательности сравниваемых импульсов, поступающей на информационный вход 8 устройства , одинакова.
При поступлении первого тактового сигнала на шину 9 в регистр 1 сдвига записываетс значение первого сравниваемого импульса, поступающего на информационный вход 8 устройства , а в регистр 2 сдвига - единичный сигнал. При этом значение сигнала на инверсном выходе регистра 2; сдвига не измен ет своего значени , вследствие чего единичный сигнал на выходе элемента ИЛИ 5 разрешает поступление второго тактового импульса через элементы ИЗ, 4.
При поступлении второго тактового сигнала на шину 9 в регистр 1 сдвига записываетс значение второго сравниваемого импульса,поступгиощего на информационный вход 8 устройства,а в регистр 2 сдвига - единичный сигнал При этом на инверсном выходе регистра 2 сдвига возникает нулевой сигнал , который запрещает сдвиг числа в данном регистре сдвига. После второго тактового сигнала в регистре 1 сдвига записываютс значени первого и второго сравниваемых сигналов. Если- значени этих с{1гналов не равны, т.е. на информационный вход 8 устройства поступает один сравниваемый сигнал, а второй отсутствует, то на выходе элемента 6 равнозначности нулевой сигнал. .Так как на выходе элемента б равнозначности и на инверсном выходе регистра 2 сдвига нулевые сигналы, то на выходе элемента ИЛИ 5 тоже нулевой сигнсШ, который запрещает поступление тактовых сигналов через элемент И 3. При этом на выходе устройства.10 нулевой сигнал означает , что значение первого и второго сравниваемых сигналов, поступивших на информационный вход 8 устройства , не равны между собой.
В случае, если значение первого и второго сравниваемых сигналов равны между собой, то на выходе элемента б равнозначности, а следовательно , и на выходе элемента ИЛИ 5 еди )ничный сигнал, который разрешает поступление третьего тактового сигнала через элемент И 3.
При поступлении третьего тактового сигнала на шину 9 в регистр 1 сдвга записываетс значение третьего сравниваемого сигнала, поступающего на информационный вход 8 устройства. После третьего тактового сигнала в регистре 1 сдвига записываютс значени второго и третьего сравниваемых сигналов.
Если значени этих сигналов не равны, т.е. третий сравниваемый сигнал отсутствует, то на выходе элемента б равнозначности, а следовательно , и на выходе элемента ИЛИ 5 нулевой сигнал, который запрещает поступление тактовых сигналов через элемент И 3. При этом на выходе устройства 10 нулевой сигнал означает , что значение первого, второго и третьего сравниваемых сигналов, поступивших на информационный вход 8 ус -ройства, не равны между собой.
В случае, если значени второго и третьего сравниваемых сигналов равны между собой, то на выходе элемента б равнозначности, а следовательно, и на выходе .устройства, 10 единичный сигнал означает, что значение первого , второго и третьего сравнивавмых сигналов, поступивших на информационный вход 8 устройства, равны между собой. При этом единичный сигнал на выходе элемента ИЛИ 5 разрешает поступление четвертого тактового сигнала через элемент И 3,
При поступлении последующих тактовых и сравниваемых сигналов устройство работает аналогично.
В результате, на выходе устройств 10 сигнал указывает :равны или не равны значени сравниваемых импульсов, поступивших на информационный вход 8 устройства.
Такое построение устройства сравнени позвол ет уменьшить количество используе1уых элементов. Так количество элементов предлагаемого устройства , содержащего два двухразр дных.регистра сдвига, по одному элементу ранозначности и ИЛИ, два элемента И, не зависит от количества сравниваемых импульсов, а в известном устройсве количество элементов зависит отр Количества сравниваемых импульсов. Например, при количестве сравниваемы мпульсов, равном 255, предлагаемое устройство,примерно в два раза проще известного. При увеличении количества сравниваемых импульсов величина , равна отношению количества элементов устройства известного к количеству элементов предлагаемого устройства , увеличиваетс .
Формьла изобретени Устройство дл сравнени чисел, i содержащее регистры сдвига, элементы И, ИЛИ, элемент равнозначности, причем шина управлени устройства соединена с первыми входами первого и второго элементов И, информационный вход устройства подключен к информационному входу первого регистра сдвига, инверсный выход второго регистра сдвига соединен со вторым ,/ входом второго элемента И и с информационным входом второго регистра сдвига, отличающеес тем, что, с целью упрощени устройства , в нем шина тактовых сигналов соединена со вторым входом первого
элемента И и с третьим входом второго элемента И, выход которого соединён с управл ющим входом второго регистра сдвига, инверсный выход которого подключен к первому входу элемента ИЛИ, выход которого соединен с третьим входом первого элемента И, выход которого подключен к управл ющему входу первого регистра сдвига, первый и второй вьоходы которого соединены со входами элемента
o равнозначности, выход которого подключен к выходной шине и ко второму входу ИЛИ.
Источники информации, прин тые во внимание при экспертизе
1.Авторское свидетельство СССР
S 466S08, кл. G 06 F,7/04, 1973.
2.Ицхоки Я.С., Овчинников Н.И. Цифровые и импульсные устройства. М., Сов.радио, 1973, с. 536, рис. 14 (прототип).
Claims (1)
- Формула изобретения Устройство для сравнения чисел, ι содержащее регистры сдвига, элементы И, ИЛИ, элемент равнозначности, причем шина управления устройства соединена с первыми входами первого и второго элементов И, информационный вход устройства подключен к информационному входу первого регистра сдвига, инверсный выход второго регистра сдвига соединен со вторым входом второго элемента И и с информационным входом второго регистра сдвига, отличающееся тем, что, с целью упрощения устройства, в нем шина тактовых сигналов соединена со вторым входом первого элемента И и с третьим входом второ го элемента И, выход которого соединен с управляющим входом второго регистра сдвига, инверсный выход ко· торого подключен к первому входу _ элемента ИЛИ, выход которого соеди5 нен с третьим входом первого элемён та И, выход которого подключен к управляющему входу первого регистра сдвига, первый и второй выходы которого соединены со входами элемента 10 равнозначности, выход которого подключен к выходной шине и ко второму входу элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792734296A SU798814A1 (ru) | 1979-03-11 | 1979-03-11 | Устройство дл сравнени чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792734296A SU798814A1 (ru) | 1979-03-11 | 1979-03-11 | Устройство дл сравнени чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU798814A1 true SU798814A1 (ru) | 1981-01-23 |
Family
ID=20814222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792734296A SU798814A1 (ru) | 1979-03-11 | 1979-03-11 | Устройство дл сравнени чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU798814A1 (ru) |
-
1979
- 1979-03-11 SU SU792734296A patent/SU798814A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3453551A (en) | Pulse sequence detector employing a shift register controlling a reversible counter | |
US4160154A (en) | High speed multiple event timer | |
SU798814A1 (ru) | Устройство дл сравнени чисел | |
SU955031A1 (ru) | Устройство дл определени максимального числа | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство | |
SU402154A1 (ru) | Ан ссср | |
SU436341A1 (ru) | Устройство для синхронизации двух команд | |
SU911718A2 (ru) | Селектор импульсов по длительности | |
SU397907A1 (ru) | УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДРАТ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В УНИТАРНОМ КОДЕ | |
SU1552171A1 (ru) | Устройство дл сравнени чисел в системе остаточных классов | |
SU717756A1 (ru) | Устройство дл определени экстремального числа | |
SU949823A1 (ru) | Счетчик | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU798785A1 (ru) | Устройство дл вывода информации | |
GB1123284A (en) | Improvements in or relating to buffer registers | |
SU1180896A1 (ru) | Сигнатурный анализатор | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU540269A1 (ru) | Цифровой интегратор с контролем | |
SU1291985A1 (ru) | Устройство дл контрол распределител импульсов | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU437226A1 (ru) | Счетчик импульсов | |
SU1156251A1 (ru) | Многокаскадный счетчик с контролем | |
SU411628A1 (ru) | ||
SU822182A2 (ru) | Устройство дл вычислени разностидВуХ -РАзР дНыХ чиСЕл | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно |