SU1552171A1

SU1552171A1 - Устройство дл сравнени чисел в системе остаточных классов

Info

Publication number: SU1552171A1
Application number: SU884474340A
Authority: SU
Inventors: Олег Николаевич Фоменко; Виктор Анатольевич Краснобаев; Валерий Петрович Ирхин; Виктор Алексеевич Каревский; Владимир Михайлович Панков; Сергей Олегович Гладченко; Сергей Иванович Куцый
Priority date: 1988-08-16
Filing date: 1988-08-16
Publication date: 1990-03-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Цель изобретени - упрощение устройства. Устройство содержит входные регистры 3, 4, сумматор 6, группы элементов И 7, ИЛИ 16, блок 17 определени интервала числа, триггеры 18, схему 19 сравнени , элементы И 20, 21, выходные элементы И 24, регистр 25 результата, элемент ИЛИ-НЕ 11. Сущность изобретени состоит в разбиении диапазона представлени чисел в системе остаточных классов на два интервала с последующим определением номера интервала, в котором наход тс первое A, второе B сравниваемые числа либо их разность /при совпадении интервалов у A и B /. 1 ил.

Description

сд

СП

ю

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах функционирующих в системе остаточных классов,,

Цель изобретени - упрощение устройства .

На чертеже представлена структурна схема устройства.

Устройство содержит вход 1 первого сравниваемого числа, вход 2 второго сравниваемого числа, первый 3 и второй k входные регистры, выход 5 первого входного регистра, сумматор 6, группы элементов И 7, выход второго входного регистра 8, регистр 9, выход 10 регистра, элемент ИЛИ-НЕ 11, первый 12, второй 13 и третий 14 тактовые входы устройства, управл ющие элементы И 15, элемент ИЛИ 16, блок 17 определени интервала числа, триггеры 18, схему 19 сравнени , элемент И 20, элемент И 21, элемент ИЛИ 22, Элемент ИЛИ 23, выходные элементы И 2k, регистр 25 результата.

Блок 17 определени интервала числа вырабатывает выходной сигнал, если на вход его поступает число в системе остаточных классов, которое на-

родитс в интервале у , р . В ка1

честве блока 17 применимо устройство,

в котором используетс выход, соответствующий отрицательному числу.

Устройство работает следующим образом.

Триггеры 18 установлены в нулевое состо ние. Разр ды регистра 25 резултата также установлены Б ноль. По входам 1 и 2 соответственно первое А и второе В сравниваемые числа занос тс во входные регистры 3 и 4, с которых они одновременно поступают на сумматор 6. С выхода последнего зна- . чение А (A-B)tnodP(rne 9 - ftp;)

iM

заноситс в регистр 9. Одновременно с занесением чисел Аи В во входные регистры 3 и 4 на вход 12 устройства поступает тактовый импульс, и число А через группу элементов И 7 проходи через элемент ИЛИ 16 на вход блока 1 определени интервала числа. Если А

находитс в интервале у ,р L то сиг

нал с выхода блока 17 через открытый первый управл ющий элемент И 15 поступает на вход первого триггера 18,

0

5

0

5

перевод его в единичное состо ние. Аналогично происходит определение интервалов чисел В и А при последовательном поступлении тактовых импульсов соответственно на входы 13 и 14 устройства. Если. Д 0, то с выхода элемента ИЛИ-НЕ 11 поступает сигнал.

При поступлении на вход 13 второго тактового импульса происходит определение интервала числа В. С выходов первого и второго триггеров 18 соответственно на первый и второй входы схемы 19 сравнени поступают сигналы, соответствующие интервалам нахождени (первому или второму) чисел А и В. При А В сигнал с выхода Больше схемы 19 сравнени поступает через элемент ИЛИ 22 на вход первого выходного элемента И 2k, при В А сигнал поступит с выхода Меньше схемы 19 сравнени через элемент ИЛИ 23 на первый вход второго элемента И 2k, Если интервалы, в которых наход тс сравниваемые числа А и В, равны, то сигнал с выхода Равно схемы 19 сравнени открывает элементы И 20 и 21„

После поступлени третьего тактового импульса на вход 13 устройства сигнал с пр мого (А В) выхода третьего триггера 18 либо с инверсного (А В) выхода этого же триггера поступает через соответствующие элементы И и ИЛИ на соответствующие первые входы элементов И 2k.Отметим, что при Д О интервалы чисел А и В равны, поэтому при приходе третьего тактового импульса, кроме сигнала , поступающего на первый вход третьего элемента И 2k, сигнал также поступает (Л - 0) на первый вход первого элемента И. По трет0ему тактовому импульсу информаци с выходов элементов И 2k (ключевых элементов) заноситс в соответствующие три разр да регистра 25 результата. При А В в регистре 25 результата образуетс двоичный код 101, если А В, то 100, а при А Ј В 001. Врем сравнени чисел А и В в системе остаточных классов определ етс в три такта, независимо от количества оснований системы.

Рассмотрим примеры конкретного выполнени операции сравнени дл двух оснований системы остаточных классов р 3 и рг 5.

5

Пример 1. Пусть необходимо сравнить числа А 13 0,3) и В 6 (0,1). По первому тактовому импульсу, поступающему на вход 12 устройства, определ етс интервал нахождени числа А блоком 17. Так как он второй, то сигнал с выхода блока 17, проход через первый элемент И 15, переводит первый триггер 18 в единичное состо ние. Второй тактовый импульс поступает на вход 13 устройства и позвол ет определить интервал нахождени числа В. Он - первый , поэтому второй триггер 18 ос- таетс в нулевом состо нии. Сигнал с выхода Больше схемы 19 сравнени через элемент ИЛИ 22 поступает на первый вход первого элемента И 24 и по третьему тактовому импульсу, поступающему на вторые входы элементов И 2k, в регистре 25 результата образуетс код 100, что соответствует неравенству А В (13 6).

Пример 2. Пусть необходимо сравнить числа (0,1), В 13 (1,3). В этом случае, первый триггер 18 остаетс в нулевом состо нии , а второй триггер 18 переходит в единичное. Сигнал с выхода Меньше схемы 19 сравнени поступает на первый вход второго элемента И 2k a В регистре 25 результата получают код 010, что соответствует неравенству А В (6 13).

Пример ,3. Пусть необходимо сравнить числа А 5 (2,0), В 2 (2,2). Числа А и В наход тс в первом интервале, поэтому первый и второй триггеры 18 остаютс в нулевом состо нии, но с выхода Равно схемы 19 сравнени поступает сигнал на первые входы элементов И 20 и 21. Разность (0,3) находит- м в первом интервале, поэтому третий триггер 18 остаетс в нулевом состо нии по третьему тактовому импульсу, но сигнал с его инверсного выхода поступает через элементы И 21 и ИЛИ 22 в первый разр д регистра 25 результата , в котором будет Код 100, что соотёетствует А В ().

Пример k. Пусть необходимо сравнить числа А 5 (2,0), (2,0), Первый, второй и третий триггеры остаютс в нулевом состо нии Д 0, но на первые входы первого и третьего (с выхода элемента ИЛИ-НЕ 11) элементов И 2k поступают

521716

сигналы. В регистре 25 результата будет код 101, что соответствует равенству А В().

Claims

Формула изобретени

Устройство дл сравнени чисел в системе остаточных классов, содержащее первый и второй входные регистры,

Ю входы которых вл ютс входами соответственно первого и второго сравниваемых чисел устройства, сумматор, регистр, элемент ИЛИ-НЕ, группы элементов И и ИЛИ, схему сравнени ,

15 первый элемент ИЛИ, регистр результата , -причем выходы первого и второго входных регистров подключены к входам соответственно первой и второй групп сумматора, выходы которого

о подключены к входам регистра, выходы которого подключены к входам элемента ИЛИ-НЕ, первый выход схемы сравнени соединен с первым входом первого элемента ИЛИ, отличают, е5 е с тем, что, с целью упрощени устройства, оно содержит блок определени интервала числа, три триггера, первый и второй элементы И, управл ющие элементы И, выходные элементы

0 И, причем выходы первого и второго входных регистров и регистра подключены к первым входам соответствующих элементов И первой, второй и третьей групп, вторые входы которых соедине

нь: с соответствующими тактовыми входами устройства, а выходы соединены с входами соответствующих элементов ИЛИ группы, выходы которых подключены к входу блока определени интервала числа, выход которого подключен к первым входам управл ющих элементов И, вторые входы которых соединены с соответствующими тактовыми входами устройства, а выходы соединены

с входами установки в единичное состо ние соответствующих триггеров, выходы первого и второго триггеров подключены к первому и второму входам схемы сравнени , первый выход которой

вл етс Меньше, выход Больше которой соединен с первым входом второго элемента ИЛИ, а выход Равно подключен к первым входам первого и второго элементов И, вторые входы которых соединены соответственно с пр мым и инверсным выходами третьего триггера, а выходы подключены к вторым входам первого и второго элементов ИЛИ, выходы которых и выход эле715521718

мента -ИЛИ-НЕ соединены с первыми вхо- тактовым входом устройства, а выходы дами выходных элементов И, вторые / подключены к соответствующим входам входы которых соединены с третьим регистра результата.