SU1030816A1 - Устройство дл геометрических преобразований изображений объектов - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ГЕОМЕТРИЧЕСКИХ ПРЕОБРАЗОВАНИЙ ИЗОБРАЖЕНИЙ ОБЪЕКТОВ, содержащее распределитель импульсов, соединенный с блоком пам ти , с арифметическим блоком, подключенным к блоку пам ти, и с регистром , другие входы которого соединены с шифратором и с блокс 4 пам ти , а выход подключен к дешифратору и к блоку пам ти, отличаю11цее с   тем, что, с целью повьшенй  быстродействи  устройства оно содержит матрицу логических узлов, входы которых соединены с распределителем импульсов и с дешифраторе, а выходы подключены к шифратору. i 00 О. 00

Description

2. Устройство по п. 1, отличающеес  тем, что, каждый логический узел матрицы содержит группу элементов И, входы которых  вл ютс  первой группой входов логического узла, а выходы соединены с входом первого элемента ИЛИ, и последовательно подключенные первый элемент И, входы которого  вл ютс  второй группой входов логического узла, тpиjггep, один выход которого  вл етс  первым выходомлогического узла, второй элемент И, второй вход которого соединен с выходом первого

элемента ИЛИ, третий вход  вл етс  первым входом логического узла, а выход  вл етс  вторым выходом логического узла, элемент НЕ, третий элемент И, другой вход которого  вл етс  первым входом логического узла, и второй элемент ИЛИ, другой вход которого соединен с выходом четвертого элемента И, входы которого  вл ютс  третьей группой входов логического узла, а выход второго элемента ИЛИ  вл етс  третьим выходом логического узла.

Изобретение относитс  к автоматике и вычислительной техншсе, в частности к устройствам дл  преобразований изображений объектов.

Известно : устройство дл  преобразовани  изсбражений объектов, содержащее блок считывани , соединенный с блоком пам ти, подключенным к вычислительному блоку, логический блок, блок управлени  и элементы И и ИЛИ С 1.

Однако такое устройство имеет недостаточно высокую точность.

Наиболее близким к изобретению  вл етс  устройство дл  преобразовани  изображений объектов, содержащее распределитель импульсов, соединенный с блоком пам ти, арифметическим блоком и с регистром, шифратор , соединенный с регистром, дешифратор , логический блок, подключенный к распределителю импульсов 2.

Недостаток известного устройства недостаточно высокое быстродействие.

Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем что в устройство, содержащее распределитель импульсов, соединенный с блоком пам ти, с арифметич еским блоком , подключенным к блоку пам ти, и с регистром, другие входы которого соединены -с шифратором и с блоком пам ти, а выход подключен к дешифратору и блоку пам ти, введена матрица логических узлов, входы которих соединены с распределителем импульсов и дешифратором, а выходы подключены к шифратору. Причем каждый логический узел содержит группу элементов И, входы КОТО1Ж1Х  вл ютс  первой группой входов логического узла, а выходы соединены с входом первого элемента ИЛИ, и последовательно подключенные первый элемент И, входы которого  вл ютс  второй группой

входов логического узла, триггер, один выход которого  цл етс  первыг входом логического узла, второй элемент И, второй вход которого соеЗ .динен с выходом первого элемента ИЛИ, третий вход  вл етс  первым ззходом логического узла, а выход  вл етс  вторым выходом логического узла , элемент НЕ, третий элемент И, i 0 другой вход которого  вл етс  первым входом логического узла, и второй элемент ИЛИ, другой вход которого соединен с выходом четвертого элемента И, входы которого  вл ютс  третьей группой входов, логического узла, а выход второго элемента ИЛИ  вл етс  третьим выходом логического узла.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 и 3 - конструк- тивное выполнение блока восстановлеНИН непрерывности геометрических . фигур.

Устройство содержит арифметический блок 1, блок 2 пам ти, регистр 3, шифратор 4, дешифратор 5, блок 6 восстановлени  непрерывности геометрических фигур и распределитель 7 импульсов.

При этом блок б содержит матрицу логических узлов 8 и 9 (фиг. 2), 0 включающих триггер 10, первый 11, второй 12, третий 13 и четвертый 14 элементы И, группу 15 элементов И, первый 16 и второй 17 элементы ИЛИ и элемент НЕ 18.

Устройство работает следующим образом.

В блоке 2 хранитс  множество кодов точек фигуры, а все триггеры 10 блока 6 наход тс  в состо нии О.

0 В режиме записи код каждой точки передаетс  из блока 2 в регистр 3. Дешифратор 5, нагруженный на этот регистр, вырабатывает на одном из своих выходов сигнал, который поступает в блок 6, где попадает на соответствующий вход логического узла 8. Одновременно на другой вход всех ло гических узлов поступает сигнал от распределител  импульсов 7. В данном логическом узле 8 оба указанных сигнала вызывают срабатывание элемента И 11, который устанавливает в 1 триггер 10. Таким образом, в режиме записи множество триггеров 10, соответствук цих точкам фигуры, устанав ливаетс  в 1. В режиме восстановлени  непрерывности фигуры логические узлы св зываютс  последовательной цепью опроса В том случае, если триггер 10 находитс  в состо нии О, логический узел 8 анализирует состо ние три геров 10 соседних логических узлов 9. При определенном состо нии этих триггеров на выходе элемента ИЛИ 16 возникает сигнал, который проходит через элемент.И 12 на соответствующий выход логического узла 8, откуда попадает на один из входов шифратора 4. Код, ПОЯВЛЯЮЩИЙСЯ на выходе шифратора 4, записываетс  в регистр 3, откуда пересылаетс  в блок пам ти 2 Одновременно с этим на одном из выходов дешифратора 5, нагруженного на регистр 3, также возникает сигнал который попадает на один из входов того логического узла 8, который выработал сигнал на своем выходе. Одновременно на другой его поступает сигнал от распределител  импульсов 7, в св зи с чем на выходе элемента И 14.возникает сигнал, проход ший через элемент ИЛИ 17 на выход логического узла 8. Таким образом , сигнал опроса проходит с входа данного логического узла 8 через элемент И 12, шифратор 4, регистр 3, дешифратор 5, элемент И 14 и элемент ИЛИ 17 на выход тогоже логического узла В. В томслучае, если триггер 10 находитс  в состо нии 1 или отсутствует сигнал на выходе элемента ИЛИ 16, сигнал опроса проходит от его входа через элемент И 13 и элемент ИЛИ 17. Таким образом, сигнал опроса проходит через все логические узлы, попутно передава  в блок пам ти 2 коды тех точек фигуры, .которые соответствуют логическим узлам, где вырабатываетс  сигнал на выходе элемента ИЛИ 16. Введение нового блока и новых кон .структивныхсв зей позвол ет существенно повысить быстродействие устройства .

Ч

|- И

ю

-J 53 5I

17

О

18

jS

Pf

Claims (2)

1. УСТРОЙСТВО ДЛЯ ГЕОМЕТРИЧЕСКИХ ПРЕОБРАЗОВАНИЙ ИЗОБРАЖЕНИЙ ОБЪЕКТОВ, содержащее распределитель импульсов, соединенный с блоком памяти, с арифметическим блоком, подключенным к блоку памяти, и с регистром, другие входы которого соединены с шифратором и с блоком памяти, а выход подключен к дешифратору и к блоку памяти, отличающееся тем, что, с целью повышения быстродействия устройства; оно содержит матрицу' логических узлов, входы которых соединены с распределителем импульсов и с дешифратором, а выходы подключены к шифратору.

2. Устройство по π. 1, отличающееся тем, что, каждый логический узел матрицы содержит группу элементов И, входы которых являются первой группой входов логи ческого узла, а выходы соединены с входом первого элемента ИЛИ, и последовательно подключенные первый элемент И, входы которого являются второй группой входов логического узла, триггер, один выход которого является первым выходом логического узла, второй элемент И, второй вход которого соединен с выходом первого элемента ИЛИ, третий вход является первым входом логического узла, а выход является вторым выходом логического узла, элемент НЕ, третий элемент И, другой вход которого является первым входом логического узла, и второй элемент ИЛИ, другой вход которого соединен с выходом четвертого элемента И, входы которого являются третьей группой входов логического узла, а выход второго элемента ИЛИ является третьим выходом логического узла.