SU1290295A1 - Устройство дл вычислени пор дковых статистик последовательности двоичных чисел - Google Patents
Устройство дл вычислени пор дковых статистик последовательности двоичных чисел Download PDFInfo
- Publication number
- SU1290295A1 SU1290295A1 SU853885186A SU3885186A SU1290295A1 SU 1290295 A1 SU1290295 A1 SU 1290295A1 SU 853885186 A SU853885186 A SU 853885186A SU 3885186 A SU3885186 A SU 3885186A SU 1290295 A1 SU1290295 A1 SU 1290295A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- elements
- statistics
- output
- Prior art date
Links
Abstract
Изобретение относитс к области вычислительной техники и технической кибернетики и может быть использовано в системах цифровой обработки сигналов , например дл ранговой фильтрации сигналов. Цель изобретени расширение области применени устройства за счет устранени неоднозначности при вычислении равных пор дковых статистик входной последовательности чисел. Устройство.содержит блок из п сдвиговых регистров, п элементов И, где п - количество чисел заданной последовательности, п - входовый элемент ИЛИ, п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, п триггеров первой группы, блок приоритета, п триггеров второй группы, сдвиговый регистр, шифратор, регистр номера пор дковой статистики и блок синхронизации . Пор дковые статистики последовательно вычисл ютс путем определени максимума в каждом цикле работы устройства и исключени его при анализе чисел в следующем цикле, общее количество которых равно п. 2 ил. I (Л tc ;о Nd ;о ел
Description
Изобретение относитс к вычисли- тельной технике и технической кибернетике и может быть использовано в устройствах цифровой обработки сигналов .
Цель изобретени - расширение области применени устройства за счет устранени неоднозначности при вычислении равных пор дковых статистик входной последовательности чисел.
На фиг.1 изображена структурна схема предлагаемого устройства; на фиг. 2 - структурна схема блока приоритета.
Устройство.содержит блок из п сдвиговых регистров 1, п элементов И 2, п-входовый элемент ИЛИ 3, п элементов ИСЮЕОЧАЮЩЕЕ ЮШ 4, п .триггеров 5 первой группы, блок 6 приоритета, п триггеров 7 второй группы, сдвиговый регистр 8, шифратор 9, регистр i О кода номера.пор дковой статистики, блок II синхро низаиди, состо щий из генератора 12 тактовых импульсов и счетчика 13, информационный ,вход 14 и вход 15 записи устройства.
Блок приоритета содерлшт п элементов И 16, (п-1) элементов НЕ 17, п входов 18, управл ющий вход 19 и п выходов 20.
Устройство работает следующим образом .
Перед началом вычислений выполн етс установка в единичное состо ние триггеров первой и-второй группы . При поступлении импульса записи на вход 15 устройства в блок 1 с информационного входа 14 устройства записываютс коды входной последовательности чисел. Блок I состоит из п кольцевых сдвиговых регистров, работающих параллельно. Входы управлени сдвигом всех кольцевых сдвиговых регистров соединены с входом управлени сдвигом блока , а выходы первых (старших) разр дов сдвиговых регистров вл ютс соответствуюл ;ими выходами блока.
В данном устройстве все пор дковые статистики последовательности п двоичных чисел вычисл ютс поочередно , начина с первой, т.е„ с максимального числа заданной последовательности чисел, и конча п-ой пор дковой статистикой, т.е. минимумом этой последовательности. КажfO
J5
20
25
30
35
40
45
50
55
дан пор дкова статистика вычислн-ег- с за врем одного цикла работы устройства , причем каждый цикл состоит из m тактов работы устройства, где m - количество разр дов двоичных чисел из входной последовательности. В i-M цикле работы устройства вычисл етс т-разр дный код i-й пор дковой статистики, например код медианного значени последовательности вычисл етс в цикле с номером (п + ) /2. где п - нечетное.
Значени всех п пор дковых статистик вычисл ютс поразр дно, начина со старшего разр да, следующим образом.
В первом цикле работы устройства при поступлении j-ro тактового импульса с первого выхода блока 11, который вл етс выходом генератора 12 тактовых импульсов, на вход управлени сдвигом блока 1 происходит считывание j-x разр дов всех п чисел последовательности и затем сдвиг кодов в кольцевых сдвиговых регистрах на один разр д в сторону старшего разр да. С выходов блока 1 сигналы, соответствующие j-м разр дам чисел, поступают на первый вход соответствующих элементов И 2. С помощью п элементов И 2, п-входового элемента ИЛИ 3, п элементов ИСКЛЮЧАЮЩЕЕ ИЛР1 4 и п триггеров 5 первой группы поразр дно (начина со старшего разр да) вычисл етс максимум последовательности чисел, коды которых поступают на первые входы элементов И 2. В первом цнкле работы устройства на выход п-входового элемента ИЛИ 3 поразр дно поступает код максимума входной последовательности чисел, т.е. перва пор дкова статистика, такнм образом, что в J-M такте цикла определ етс j-й разр д пор дковой статистики. После га тактов работы в сдвиговом регистре 8 записываетс код максимума входной последовательности, который поразр дно поступает на вход его первого разр да с выхода элемента ИЛИ 3. Триггеры 5 первой группы устанавливаютс в нулевое состо ние за исключением триггера, номер которого вл етс5{ номером максимума входной последс Вательности, т.е. этот триггер остаетс в единичном состо нии. После окончани первого цикла работы на втором выходе блока 11, т.е.
на выходе счетчика 13 по вл етс управл ющий импульс. Частота импульсов на выходе счетчика 13-в m раз меньше частоты генератора 12 тактовых импульсов. Импульс с второго выхода блока 11 поступает на управл ющий вход блока 6. В предлагаемом устройстве блок 6 выполн ет следующую функцию. При определении максимума последовательности чисел может оказатьс , что в этой последовательности имеетс несколько равных максимальных чисел. Следовательно, в этом случае в единичном состо нии будет несколько триггеров 5, которые соответствуют этим максимальным числам, и не будет однозначности при oTipe- делении индекса максимального числа т.е. в общем случае индекса вычисл емой пор дковой статистики. Блок 6 за счет использовани п элементов И 16 и (п-1) элементов НЕ 17 позвол ет однозначно определить номер вычисл емой пор дковой статистики путем селекции первого из триггеров 5, наход щихс в единичном состо нии . При поступлении импульса на вход 19 блока 6 на одном из п его выходов 20 по вл етс импульс, который устанавливает соответствующий триггер 7 в нулевое состо ние, а состо ни остальных триггеров 7 остаютс без изменени . Число входной последовательности чисел, которое было определено в первом цикле работы как максимум, во втором цикле исключено из анализа при определении второй пор дковой статистики. Таким образом, во втором цикле работы устройства определ емый максимум последовательности кодов чисел на выходе элементов И 2 будет второй пор дковой статистикой входной последовательности чисел. Выходные сигналы блока 6 также поступают на входы шифратора 9, которьй преобразовывает .входной код 1 из п в позиционный двоичный, имеющий пЧ разр дов (где знак f обозначает округление до ближайшего целого, не меньшего данного числа).
После окончани каждого цикла работы устройства управл юш 1Й импульс на втором выходе блока 11 устанавливает все п триггеров 5 первой группы в единичное состо ние, которое вл етс исходным при определении максимума последовательности в.
0
5
0
5
0
5
0
5
0
5
следующем цикле работы. Также при поступлении управл ющего импульса на вход управлени записью регистра 10 происходит запись номера пор дковой статистики в регистр 10. Таким образом, после окончани i-ro цикла работы устройства в m разр дном сдвиговом регистре 8 будет записан код i-й пор дковой статистики входной последовательности чисел, а в регистре 10 - код индекса i-й пор дковой статистики. После п циклов работы будут последовательно вычислены все пор дковые статистики.
Claims (1)
- Формула изобретениУстройство дл вычислени пор дковых статистик последовательности двоичных чисел, содержащее блок из п сдвиговых регистров, п элементов И, где п - число анализируемых чисел, п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, п геров первой группы, элемент ИЛИ, регистр кода номера пор дковой статистики , регистр и блок синхронизации , причем выходы старших разр дов сдвиговых регистров блока соединены с первыми входами соответствующих элементов И, выходы которых соеди- , нены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с входами установки в ноль соответствующих триггеров первой группы, выходы которых подключены к вторым входам соответствующих элементов И,.входы установки в единицу триггеров - .первой группы объединены, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ объединены, выход элемента ИЛИ подключен к входу регистра, отличающеес тем, что, с целью расширени области применени за счет устранени неоднозначности при вычислении равных пор дковых статистик, регистр выполнен сдвиговым и в устройство введены блок приоритета , шифратор, п триггеров второй группы, выходы которых соединены с третьими входами соответствующих элементов И, выходы которых дополнительно подключены к входам элемента ИЛИ, выход которого соединен с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы триггеров соединены с информационными входами блока .приоритета, управл ющий вход которого соединен с входами установки вединицу триггеров первой группы, синхровходом регистра кода номера пор дковой статистики и выходом конца цикла блока синхронизации, тактовый выход которого подключен к входам управлени .сдвигом сдвиговых регистров, выходы блока приоритета соединены с входами установки в ноль соответствующих триггеров второй группы и входами шифратора, выходы которых подключены к информационным входам регистра кода номера пор дко 02956вой статистики, выходы которого вл ютс выходами кода номера пор дковой статистики устройства, выход сдвигового регистра вл етс выходом кода числа, входы установки в единицу триггеров второй группы соединены с входом начальной установки устройства, информационные входы и вход записи устройства вл ютс соответственно информационными входами и входами управлени записью сдвиговых регистров блока.ШУст.„1 огГSfСт///4dbixodiо вrN-Пг13иг.19ikii-.10 IiВыходРедактор М.ДыпынЗаказ 7902/46Тираж 67 3 , ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, , Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4Составитель Е.Иванова Техред Л.ОлейникКорректор М.Демчик
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853885186A SU1290295A1 (ru) | 1985-04-18 | 1985-04-18 | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853885186A SU1290295A1 (ru) | 1985-04-18 | 1985-04-18 | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1290295A1 true SU1290295A1 (ru) | 1987-02-15 |
Family
ID=21173482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853885186A SU1290295A1 (ru) | 1985-04-18 | 1985-04-18 | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1290295A1 (ru) |
-
1985
- 1985-04-18 SU SU853885186A patent/SU1290295A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельбтво СССР № 1096638 кл.С 06 F 7/02, 1983. Авторское свидетельство СССР № 1239708 кл.С Об F 7/02, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1290295A1 (ru) | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел | |
US2938193A (en) | Code generator | |
SU1327087A1 (ru) | Устройство дл ввода информации | |
SU930689A1 (ru) | Функциональный счетчик | |
SU1348823A1 (ru) | Устройство дл сдвига последовательных чисел в избыточном коде | |
SU1487063A2 (ru) | Устройство для перебора сочета?,'гй .. (?-7) | |
SU1256198A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1336248A1 (ru) | Шифратор | |
SU1302437A1 (ru) | Устройство дл преобразовани параллельного кода в последовательный | |
SU746502A1 (ru) | Устройство дл сравнени -разр дных двоичных чисел | |
SU1298743A1 (ru) | Генератор случайного процесса | |
SU1298930A1 (ru) | Устройство дл контрол дискретного канала | |
SU1529230A1 (ru) | Устройство дл сбора информации от многоразр дных дискретных датчиков | |
SU1218368A1 (ru) | Устройство дл программного управлени | |
SU1265795A1 (ru) | Устройство быстрого преобразовани сигналов по Уолшу с упор дочением по Адамару | |
SU1335986A1 (ru) | Устройство дл вычислени процентного отношени двух величин | |
SU1269028A1 (ru) | Цифровой измеритель скорости дл микропроцессорных систем | |
SU771660A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1357956A1 (ru) | Цифровой интегратор последовательного переноса | |
SU1307440A1 (ru) | Диапазонный измеритель временных интервалов последовательного счета | |
SU1430946A1 (ru) | Цифровой генератор периодических функций | |
SU1285605A1 (ru) | Кодовый преобразователь | |
SU1676104A1 (ru) | Устройство дл определени необнаруживаемых ошибок линейных кодов | |
SU1448412A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1714811A1 (ru) | Преобразователь двоичного кода во временной интервал |