SU1594541A1 - Устройство дл свертки по произвольному модулю - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании цифровых систем повышенной надежности. Цель изобретени  - сокращение аппаратурных затрат устройства. Устройство содержит регистры 1,11, элементы ИЛИ 2,13, элемент задержки 10, группу 3 вычитателей, группу 5 коммутаторов, группы 6,8 блоков сравнени , группу 7 элементов И, коммутатор 12. По сигналу на входе 16 запуска устройства с информационного входа 15 устройства через коммутатор 12 на второй регистр 11 записываетс  контролируемый код. С выхода регистра 11 этот код поступает на входы первого операнда вычитателей группы 3. На входы второго операнда вычитателей поступают с группы 4 входов устройства константы вычитани . Результат вычитани  анализируетс  блоками сравнени  групп 6,8. Формирование свертки заканчиваетс  при равенстве нулю результата на выходе одного из вычитателей группы 3 или в случае, когда на выходах "Меньше" всех блоков сравнени  группы 6 будут единичные сигналы. 1 ил.

Description

Изобретение относитс  к вычислительной :техн ;ке и может быть использовано при Проектировании цифровых систем гшвышек- :11ой надежности.

; Целью изобретени   вл егс  сокращение аппаратурных затрат устройства.

На чертеже приведе}1а функциональна  :схема устройства.

Устройство содержит первый регистр I, первый элемент ИЛИ 2, группу вычитателей 3, группу 4 входов задани  констант $ы- :Читани  устройства, группу 5 коммутаторов, первую группу блоков 6 сравнени , группу элементов И 7, вторую группу блоков 8 сравнени , информационный выход 9 устройства, элемент 10 задержки, второй регистр 11, коммутатор 12, второй элемент ИЛИ 13, выход 14 признака завершени  свертки устройства , информационный вход 15 устройства , вход 16 запуска устройства.

Число констант, необходимых дл  нормальной работы устройства, определ етс  выражением

n-|10g2%i|.

контролируемое

где Л,,,;|К(.. -- максимальное

число; Р - модуль свертки; К - округление /С до большего целого

числа.

Константы формируютс  по следующему закону:л

--соп8и |1 /2 1хЛ()

где .

Вычитатели группы 3 формируют значени  разностей

А -const/, где А - контролируемое число.

Если одна из разностей равна нулю, то А нацело делитс  на Р, т. е. имеет нулевое -значение свертки. Если ни одна из разностей не равна нулю, то беретс  наименьша  положительна  разность Лк| и вновь повтор етс  вычисление разностей /Iwi-const/. Так продолжаетс  до тех пор, пока разность не оказываетс  меньше значени  const л. Полученна  разность  вл етс  значением свертки контролируемого числа по модулю Р. В ка5 честве Р может выбиратьс  произвольное число.

Устройство работает следующим образом .

В исходном состо нии на входы группы 4 задани  констант вычитани  устройства

-J в соответствии с выражением () поданы значени  констант. Регистры 1 и 11 обнулены, поэтому  а объединенных входах первых операндов группы 3 вычитзтелей информаци  отсутствует, на выходах вычитателей

5 группы 3 присутствуют значени  констант, удовлетвор юш,ие выражению {), следовательно , на выходах блоков 6 сравнени  первой группы и выходах блоков 8 сравнени  второй группы управл ющих сигналов нет, с элементов И 7 группы ничего не подаетс ,

0 коммутаторы 5 группы разомкнуты.

Двоичный код числа А.,, от которого необходимо сформировать остаток по заданному модулю Р, подаетс  на информацион- пый вход 15. Одновременно на вход 16 запуска устройства поступает управл ющий

5 сигнал, который открывает коммутатор 12 и через элемент .ИЛИ 2 и элемент Го задержки воздействует на тактовы й вход второго регистра 11, на информационные входы которого с выхода коммутатора 12 поступает

Q код числа Ли, в результате чего код последнего записываетс  в регистр 11. Код числа с выхода второго регистра 1I поступает на входы первых операндов группы вычитателей 3, в результате чего на выходах последних образуютс  разностные коды Л -

5 -const 1, Лх-const 2, ..., Лк-const«. Там, где эти разностные коды меньше значений констант, на выходах «Меньше блоков 6 сравнени  первой группы по вл ютс  управл ющие сигналы, там, где эти разностные коды больше значений констант, управл ю0 щие сигналы по вл ютс  на выходах «Больше .

Так как значени  констант рассчитаны по формуле (1), то код разности либо равен нулю, либо может попасть в промежуток между р дом расположенными константами. Если код разности равен нулю, то срабатывает соответствующий блок 8 сравнени  второй группы, сигнал с выхода которого через элемент ИЛИ 13 поступает на выход 4

устройства, сигнализиру  о том, что на выходе 9 сформирован остаток , а также устанавливает второй регистр П в нулевое состо ние. Если код разности не равен нулю, то в промежутке между р дом расположенными константами /-и блок 8 сравнени  первой группы выдает сигнал «Меньше, а (/+1)-й блок 6 срав нени  первой группы выдает сигнал «Больше, следовательно , срабатывает /-и элемент И 7 группы, сигнал с выхода которого включает соответствующий коммутатор 5 группы, а через элемент ИЛИ 2 и элемент 10 задержки обеспечивает запись кода Лк-const i в регистр И. Этот процесс продолжаетс  до тех пор, пока (Лк-const / - const / -...- -const ./7)const . в , случае последний блок 6 сравнени  первой группы выдает сигнал «Меныие, который от кры- вает последний коммутатор 5 группы, записывает код г Акто6Р в первый регистр 1, через элемент ИЛИ 13 воздействует на вто- рой (упрашч ющий) выход устройства, сигнализиру  об оконча1 ии процесса формировани  остатка, а также обнул ет содержимое второго регистра 11. Код остатка остаетс  на информационных выходах устройства до тех пор, пока на информационные входы 15 не поступит следующее число /4к+,, от которого необходимо сформировать оста- ток, а на вход 16 - сигнал запуска. При этом работа устройства осуществл етс  аналогично описанному выше.

Пример. Выполнение процесса свертки по модулю.

Пусть Лмакс 000; . Необходимо сформировать остаток дл  /1(999. Тогда

число констант rt |log2-y-| 8. Значени 

констант в соответствии с (1) равны: const const const const const const const const . Тогда после записи кода числа 999 в регистр 11 на выходах группы вычитателей 3 образуютс  коды: первого 495; второго - 747; третьего - 873;

четвертого - 936; п того - 957; шестого

978; седьмого - 985; восьмого - 992. Поэтому на выходе только первого блока 6 сравнени  первой группы по вл етс  сигнал «Меньше (), а на выходах остальных блоков 6 сравнени  по вл етс  сигнал «Больше. Следовательно, на первом цикле работы устройства в регистр 11 записываетс  код числа 495.

На втором цикле работы на выходах вычитателей 3 формируютс  коды следуюш,их чисел: первого - 9; второго - 243; третьего - 369; четвертого - 432; п того - 453; шестого - 474; седьмого - 481; восьмого - 488. Поэтому в результате сравнени  со своими константами срабатывает второй элемент И 7 группы ( и ) и Б регистр 11 записываетс  код числа 243, зате.м в регистр 11 последовательно записываютс  коды чисел 1 17; 54; 12 и, наконец, 5 5 Поэтому на шестом цикле работы последний блок 6 сравнени  первой группы выдает сигнал «Меньше, в результате чего код числа «5 записываетс  в регистр 1 и поступает на информационный вы.ход устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  свертки по произвольному модулю, содержащее группу вычитателей, две группы блоков сравнени , группу эле5 ментов И, группу коммутаторов, первый регистр и первый элемент МЛИ, причем входы первого операнда вычитателей группы подключены к соответстзующил: входа ; зада};;: - констант вычитани  устройсгва, выходы ре зультата вычитателей группы соединены

   0 с первыми информационными входами соответствующих блоков сравнени  первой и второй групп и с информационными входами соответствующих коммутаторов , вторые информационные входы блоков сравне5 ни  второй группы подключены к шине нулевого потенциала устройства, вы.код «Меньше каждого /-ГО блока сравнени  первой группы соединен с первым входом г-го элемента И группы (;f :rz-i, где ri |logoX

   0 ../5..,,,,,,

   А-р- I Лу.акс - наибо.;1ьо1ее контролируемое число; Р значение модул  свертки) выход первого регистра  вл етс  кнформа- ционны:у1 выходом устройства, отличающе2 ес  гем, что, с целью сокращени  аппаратурных затрат устройства, оно содержит коммутатор, элемент задержки, второй регистр и второй элемент ИЛИ, причем информационный вход коммутатора  вл етс  информационным входом устройства, выход

   0 коммутатора и выходы коммутаторов группы кроме последнего, объединены по с хеме МОНТ.4ЖНОЕ ИЛИ и соединены с информационным входом второго регистра, выход последнего коммутатора группы соед:-5нен с информационнььм входом первого регистра, выход каждого ;-го элемента И группы соединен с управл ющим входом /-го коммутатора группы и г-м Бходог,; п срвого эл(. ме1-11-а ИЛИ, выход которого через элемент задержки соединен с тактовым входом второго реQ гистра, выход которого соединен с входами второго операнда вычитателей группы, выход «БoльпJe каждого (/-f 1 )-го бл ока сравнени  первой группы соединен с вторым входом /-ГО элемента И группы, выходы равенства блоков сравнени  второй группы п вы5 ход «Меньше последнего блока сравнени  первой группы соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с установочным входом Etoporo .pet-HCtpa и й6л etc i выходом первого элемента ИЛИ, выход «Меньше

   признака завершени  свертки устройства, последнего блока сравнени  первой группы

   вход запуска устройства подключен к управ-соединен с управл ющим входом последнего

   л ющему входу коммутатора, установочно-коммутатора группы и тактовым входом перму входу первого регистра и (/-|-1)-му входувого регистра.