SU640294A1 - Микропрограммное устройство управлени - Google Patents

Description

динены с первыми входами элементов И группы элементов.

Недостатком известного устройства  вл етс  его сложный и большой объем оборудовани , за счет того, что оно, во-нервых, не позвол ет формировать длительность микропрограммного такта в соответствии с действительным временем выполнени  микрокоманды в операционных схемах и не имеет возможности реализовывать микропрограммы , состо щие из линейных групп микрокоманд с переменной длительностью такта.

Цель изобретени  - упрощение устройства .

Поставленна  цель достигаетс  тем, что в предлагаемое устройство введены делитель частоты, элемент ИЛИ, шифратор, причем входы щифратора соединены с управл ющими выходами регистра микрокоманд , информационные выходы которого подключены к первой группе выходов устройства , выходы шифратора соединены соответственно с установленными входами счетчика, выход переполнени  которого подключен к управл ющему входу регистра микрокоманд, счетный вход счетчика соединен с выходом делител  частоты, первый вход которого соединен с выходом генератора импульсов, второй вход делител  частоты соединен с выходом элемента ИЛИ, входы которого соединены с выходами элементов И группы элементов И и со второй группой выходов устройства, вторые входы элементов И группы элементов И соединены с соответствующими выходами дешифратора .

На фиг. 1 изображено нредлагаемое микропрограммное устройство управлени ; па фиг. 2 - временна  диаграмма его работы .

Устройство содержит блок 1 пам ти микрокоманд, регистр 2 микрокоманд, регистр 3 адреса, блок 4 нроверки условий, генератор 5 импульсов, делитель 6 частоты, двоичный счетчик 7, дешифратор 8, шифратор 9, элементы И 10, элемент ИЛИ 11, перва  группа выходов устройства 12, перва  группа 13 входов устройства, втора  группа 14 выходов устройства.

Выходы блока 1 пам ти микрокоманд подключены к входам регистра 2 микрокоманд , а входы - к выходам регистра 3 адреса, входы которого соединены с выходами блока 4 проверки условий. Входы блока 4 проверки условий подключены к адресным выходам регистра микрокоманд, на которые подаетс  адресна  часть микрокоманды регистра. Управл юидие выходы регистра 2 микрокоманд несут информацию о номерах микрогактов, которые необходимы дл  обработки микрокоманды в операционных схемах. Эти выходы подключены к первым входам элементов И 10 и ко входам шифратора 9, выходы которого

подключены ко входам двоичного счетчика 7. Выходы разр дов двоичного счетчика 7 подключены ко входам дешифратора 8, выходы которого подключены ко вторым входам элементов И 10. Выходы элементов И 10 подключены ко входам элемента ИЛИ И, выход которого соединен со вторым входом делител  6 частоты, первый вход которого подключен к выходу генератора 5 импульсов, а выход - к счетному входу двоичного счетчика 7, выход переполнени  которого подключен к управл ющему входу регистра 2 микрокоманд. Делитель 6 частоты предназначен дл 

управлени  подачей тактовых сигналов на вход двоичного счетчика 7. Он имеет два коэффициента делени  - N, первый , второй N K (К 10-100). Иричем д, j 1, прн 1 ЛГ, при к 1,

где а - сигнал на выходе элемента ИЛИ 11. Счетчик 7 и дешифратор 8 представл ют

собой распределитель импульсов и предназначены дл  последовательного опроса элементов И 10. Шифратор 9 предназначен дл  изменени  коэффициента пересчета двоичного счетчика 7. Он представл ет собой преобразователь номера последнего такта, необходимого дл  обработки микрокоманды , в двоичный код.

Принцип действи  остальных элементов и узлов либо такой же, как и в прототипе,

либо соответствует их функциональному назначению.

На фиг. 2 цифры обозначают следующие сигналы: 15-импульсы на выходе генератора 5 импульсов, 16 - импульсы на выходе делител  6 частоты, 17 - импульс на выходе переполнени  двоичного счетчика, 18-20 - соответственно имнульсы на выходе первого, п того и двенадцатого элементов И, 21 - импульсы на выходе элемента ИЛИ 11.

Принцип работы устройства заключаетс  в следующем.

Пусть нз блока 1 пам ти микрокоманд читаетс  микрокоманда, дл  выполнени 

которой в операционных схемах необходим первый, п тый и двенадцатый микротакты. При этом с информационных выходов регистра 2 микрокоманд онерационна  часть микрокоманды поступает на первую групну выходов устройства, а на выходах унравл ющих регистра 2 микрокоманд с пор дковыми номерами 1, 5 и 12 будет присутствовать единичный сигнал (на остальных управл ющих выходах будет нулевой

сигнал). Единичные сигналы с управл ющих выходов поступают на вход щифратора 9, Б результате чего на его выходах формируетс  код 1100 (число 12 в двоичной системе счислени ). Кроме того, эти

сигналы поступают па первые входы нервого , п того и двенадцатого элементов И 10. Формирование микротактов на выходах 14 происходит в соответствии с временной диаграммой на фиг. 2 (прин то ).

При чтении микрокоманды в операционные схемы (например ЭВМ) запускаетс  генератор 5 импульсов (шина запуска на чертеже не показана), при этом импульсы с его выходов поступают на вход делител  6 частоты импульсов, коэффициент делени  которого N 1. Первый же импульс генератора 5 вызывает по вление имиульса на первом выходе дешифратора 8 и «Опрос первого элемента П 10, так как на обоих входах первого элемента П 10 присутствуют единичные сигналы, импульс с его выхода поступает на первый вход элемента ИЛИ 11, в результате чего на его выходе по вл етс  импульс (), что вызывает изменение коэффициента делени  делител  6 частоты ,. Таким образом, следую 1,ий импульс на выходе делител  6 частоты импульсов по витс  лишь через К импульсов генератора 5, при этом К импульсов определ ют длительность микропрограммного микротакта. Через К импульсов генератора 5 на выходе делител  6 частоты импульсов по витс  сигнал, вызывающий по вление импульса на втором выходе дешифратора 8, который поступает па второй вход второго элемента И 10, однако на первом входе этого элемента присутствует нулевой сигнал, что определ ет нулевой сигнал на выходе элемента ИЛИ 11, поэтому и . Причем до тех пор, пока импульс не по витс  на п том выходе дешифратора 8. За счет присутстви  единичных сигналов на входах п того элемента И 10 на его выходе по вл етс  импульс, вызывающий по вление импульса на выходе элемента ИЛИ 11, который задает коэффициент делени  делител  6 частоты N К.. Так продолжаетс  до двенадцатого импульса на выходе делител  6 частоты. Тринадцатый импульс на его выходе вызывает по вление сигнала переполнени  на выходе двоичного счетчика 7, который подготавливает чтение следующей микрокоманды. До этого времени на входы 13 блока 4 проверки условий из операционных схем поступают логические услови , по которым формируетс  адрес следующей микрокоманды и записываетс  в регистр 3 адреса. Поэтому чтение микрокоманды по сигналу с выхода переполнени  двоичного счетчика происходит по заранее подготовленному адресу.

Таким образом, дл  выполнени  рассмотренной микрокоманды, в соответствии с временной диагра.ммой на фиг. 2, формируетс  три микротакта (первый, п тый и двенадцатый). Пропуски между микротактами имеют небольшую величину и не оказывают существенного вли ни  на быстродействие цифровой аппаратуры.

В случае, если дл  выполнени  микрокоманды требуютс  другие микротакты, их формирование производитс  аналогичным образом.

Таким образом, предлол енное устройство реализует функции управлени , иозвол ет формировать микрокоманды и обеспечивает условные и безусловные переходы . Однако это устройство позвол ет дополнительпо реализовывать микропрограммы , состо щие из лииейных групп микрокоманд с переменной длительностью такта в соответствии с действительным временем обработки микрокоманд. Это расшир ет функциональные возмон ности за вленного устройства и дает возможность упростить устройство за счет использовани  значительно меньшего объема блока пам ти микрокоманд.

Предложенное микропрограммное устройство управлени  может быть использовано в оконечной аппаратуре автоматизированных систем управлени , а также в универсальных и специализированных цифровых вычислительных машинах.

Claims (1)

1. Формула изобретени 

   Микропрограммное устройство управлени , содержашее блок пам ти микрокоманд , регистр адреса, регистр микрокоманд , дешифратор, двоичный счетчик, генератор импульсов, блок проверки услоВИЙ , группу элементов П, причем выходы двоичного счетчика соединены с соответствующими входами дешифратора, выходы блока проверки условии подключены к входам регистра адреса, выходы которого подключены к входам блока пам ти микрокоманд, выходы последнего соединены с информационными входами регистра микрокоманд, адресные выходы которого подключены к информационным входам блока проверки условий, управл юшие входы которого соединены с первой группой входов устройства, управл ющие выходы регистра микрокоманд соединены с первыми входами элементов И группы элементов И, отличающеес  тем, что, с целью упрощени  устройства, в него введены делитель частоты, элемент ИЛИ, шифратор, причем входы шифратора соединены с управл ющими выходами регистра микрокоманд, информационные выходы которого подключены к первой группе выходов устройства, выходы шифратора соединены соответственно с установочными входами двоичного счетчика, выход переполнени  которого подключен к управл юшему входу регистра микрокоманд, счетный вход двоичного счетчика соединен с выходом делител  частоты, первый вход которого соедппен с выходом генератора

   импульсов, второй вход делител  частоты