SU1188735A1 - Микропрограммное устройство управлени - Google Patents

Abstract

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок пам ти микрокоманд, регистр микрокоманд , первый дешифратор, счетчик, блок проверки условий, группу элементов И и элемент ИЛИ, причем выход счетчика соединен с входом первого дешифратора, выход блока пам ти микрокоманд соединен с информационным входом регистра микрокоманд , адресный выход которого подключен к первому входу блока проверки условий, перва  группа входов которого соединена с группой адресных входов устройства, выходы первого дешифратора соединены с соответствуюш ,ими первыми входами элементов И группы, выходы которых подключены соответственно к входам элемента ИЛИ, информационный выход регистра микрокоманд соединен с выходом устройства, отличающеес  тем, что, с целью увеличени  быстродействи , в него введены D-триггер, второй дешифратор и элемент И, причем выход блока проверки условий соединен с адресным входом блока пам ти микрокоманд , выход признака изменени  длительности микрокоманд подключен к входу синхронизации D-триггера, инверсный выход которого соединен с первым входом элемента И, выход которого соединен с управл юш ,им входом регистра микрокоманд и входом установки в «0« счетчика, втора  группа входов блока проверки условий соединена с соответствующими управл ющими выходами регистра микрокоманд, вход кода длительности устройства соединен с входом второго дешифратора, выходы которого подключены соответственно к вторым входам элементов И группы, первый и второй синхровходы устройства соединены с вторым входом элемента И и со счетным входом счетчика, выход элемента ИЛИ соединен с входом установки в «О D-триггера. (Л 2. Устройство по п. 1, отличающеес  тем, что блок проверки условий содержит группу элементов И-НЕ и группу мультиплексоров , выходы которых соединены с первыми входами элементов И-НЕ группы, выходы которых соединены с выходом блока проверки условий, а вторые входы элементов И-НЕ группы соединены с первым входом блока проверки условий, втора  00 00 группа входов которого соединена с управл ющими входами мультиплексоров группы, информационные входы которых подключены к первой группе входов блока проверки со условий. СП

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах управлени  цифровых электронных вычислительных машин.

Цель изобретени  - увеличение быстродействи .

На чертеже представлена структурна  схема предлагаемого устройства.

Устройство микропрограммного управлени  содержит блок 1 пам ти микрокоманд , регистр 2 микрокоманд, дешифраторы 3 и 4, счетчик 5, блок 6 проверки условий , группу элементов И-НЕ 7, группу мультиплексоров 8, элемент ИЛИ 9, D-триггер 10, элемент И 11, группу адресных входов 12 устройства, выход 13 устройства, входы 14-16 устройства и группу элементов И 17.

Устройство работает следующим образом.

На входы 15 и 16 устройства поступают сдвинутые на полпериода друг относительно друга серии синхросигналов. На D-входе D-триггера 10 присутствует потенциал «1. Исходно потенциал «1 с инверсного выхода D-триггера 10 поступает на первый вход элемента И 11 и разрешает прохождение синхросигнала с входа 15 устройства через второй вход элемента И 11 на вход регистра 2 микрокоманд и вход установки в нуль счетчика 5. По этому синхросигналу осуществл етс  прием микрокоманды из блока 1 пам ти микрокоманд на регистр 2 микрокоманд и сброс в нуль счетчика 5.

Коды с управл ющих выходов регистра 2 микрокоманд поступают через вторую группу входов блока 6 проверки условий на управл ющие входы мультиплексоров 8 группы. Информаци  с адресных выходов регистра 2 микрокоманд поступает через входы блока 6 проверки условий на вторые входы элементов И-НЕ 7 группы. Значение информации на выходах элементов И-НЕ 7 определ ет адрес, по которому осуществл етс  выбор следующей микрокоманды из блока 1 пам ти микрокоманд. В зависимости от кода на управл ющих входах мультиплексоров 8 происходит либо передача на их выходы информации через соответствующие входы с группы входов 12 устройства , либо отключение всех или некоторых мультиплексоров 8 с обеспечением на выходах отключенных мультиплексоров 8 потенциала «1. При отключении всех мультиплексоров 8 информаци  с адресных выходов регистра 2 микрокоманд инвертируетс  на элементах И-НЕ 7 и поступает на входы блока 1 пам ти микрокоманд, определ   адрес следующей микрокоманды.

При задании на выходах регистра 2 микрокоманд кода, обеспечивающего передачу на выход всех или некоторых мультиплексоров 8 информации через соответствующий вход мультиплексоров 8 с группы входов

12 устройства, адрес микрокоманды образуетс  как результат логического умножени  с инвертированием на элементах И-НЕ 7 информации с адресных выходов регистра 2 микрокоманд и информации с выходов мультиплексоров 8.

После приема микрокоманды, считанной из блока 1 пам ти микрокоманд на регистр 2, информаци  с его выходов поступает чеОрез выходы 13 устройства в операционные схемы дл  выполнени  операций дл  формировани  обращений к запоминающим устройствам и т.п. Прием микрокоманд на регистр 2 микрокоманд в типовом цикле осуществл етс  с периодом следовани  синхросигналов на входе 15 устройства. При приеме на регистр 2 микрокоманды, длительность выполнени  которой должна быть изменена, на первом информационном выходе регистра 2 по вл етс  единичный потенциал (вырабатываетс  перепад напр жени  от уровн  «О до уровн  «1). Указанный перепад, поступа  на вход синхронизации D-триггера 10, устанавливает его в единицу, так как на D-входе D-триггера 10 присутствует потенциал «1 («воздух). На ин версном выходе D-триггера 10 по вл етс  потенциал «О запрещающий прохождение синхросигналов с входа 15 устройства через элемент И I I на управл ющий вход регистра 2 микрокоманд и вход установки

„ в нуль счетчика 5. По синхросигналам на

U1

входе ID устройства, поступающим на счетный вход счетчика 5, осуществл етс  прибавление единиц к счетчику 5. При этом в зависимости от значени  информации, накапливаемой в счетчике 5 и пропорциональной

, величине задержки выполнени  микрокоман ды, на соответствующем выходе дешифратора 3 по вл ютс  разрешающие единичные потенциалы, поступающие на первые входы элементов И 17 группы. На входы второго дешифратора 4 через группу входов 14 устройства поступает информаци  о внешних услови х (например, о виде внешнего запоминающего устройства, терминала, к которому осуществл етс  обращение, о виде подключенной схемы и т.п.). дл  каждого из которых длительность выполнени  микрокоманды должна быть изменена соответствующим образом по сравнению с типовым циклом. В зависимости от внешних условий на соответствующем выходе дешифратора 4 по вл ютс  единичные потенQ циалы, поступающие на определенные вторые входы элементов И группы 17. При совпадении потенциалов с дешифраторов 3 и 4 на входах соответствующего элемента И 17, возникающем в момент, определ емый необходимой длительностью выполнени  микрокоманды, на выходе элемента И 17 по вл етс  сигнал, который проходит через элемент ИЛИ 9 на вход установки в ноль

D-триггера 10, устанавлива  его в «0«. На инверсном выходе О-триггера 10 по вл етс  единичный потенциал, разрешающий прохождение синхросигналов с входа 15 устройства через элемент И 11 на управл ющий вход регистра 2 микрокоманд дл  приема следующей микрокоманды и на вход установки в ноль счетчика 5 дл  его обнулени . Таким образом, поскольку от момента возникновени  перепада от «О до «1 на выходе регистра 2 микрокоманд до момента по влени  сигнала на выходе элемента ИЛИ 9 не производилс  прием следующей микрокоманды на регистр 2 микрокоманд, указанный промежуток времени, завис щий от внещних условий, определ ет врем  выполнени  микрокоманды с измен емой длительностью .

Claims (2)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр микрокоманд, первый дешифратор, счетчик, блок проверки условий, группу элементов И и элемент ИЛИ, причем выход счетчика соединен с входом первого дешифратора, выход блока памяти микрокоманд соединен с информационным входом регистра микрокоманд, адресный выход которого подключен к первому входу блока проверки условий, первая группа входов которого соединена с группой адресных входов устройства, выходы первого дешифратора соединены с соответствующими первыми входами элементов И группы, выходы которых подключены соответственно к входам элемента ИЛИ, информационный выход регистра микрокоманд соединен с выходом устройства, отличающееся тем, что, с целью увеличения быстродействия, в него введены D-триггер, второй дешифратор и элемент И, причем выход блока проверки условий соединен с адресным входом блока памяти микрокоманд, выход признака изменения длительности микрокоманд подключен к входу синхронизации D-триггера, инверсный выход которого соединен с первым входом элемента И, выход которого соединен с управляющим входом регистра микрокоманд и входом установки в «0« счетчика, вторая группа входов блока проверки условий соединена с соответствующими управляющими выходами регистра микрокоманд, вход кода длительности устройства соединен с входом второго дешифратора, выходы которого подключены соответственно к вторым входам элементов И группы, первый и второй синхровходы устройства соединены с вторым входом элемента И и со счетным входом счетчика, выход элемента ИЛИ соединен с входом установки в «0» D-триггера.

2. Устройство по π. 1, отличающееся тем, что блок проверки условий содержит группу элементов И—НЕ и группу мультиплексоров, выходы которых соединены с первыми входами элементов И—НЕ группы, выходы которых соединены с выходом блока проверки условий, а вторые входы элементов И—НЕ группы соединены с первым входом блока проверки условий, вторая группа входов которого соединена с управляющими входами мультиплексоров группы, информационные входы которых подключены к первой группе входов блока проверки условий.