SU922742A1 - Устройство микропрограммного управлени - Google Patents

Description

(5) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматических системах с программным управлением в цифровых вычислительных машинах .

Известно микропрограммное устройство управлени , содержащее счетчик, два дешифратора адреса, блок пам ти микропрограмм, блок пам ти микроопераций , регистр микрокоманд, счетчик тактов и дешифратор микроопераций Il(.

Однако указанное устройство достаточно сложно при технической реализации ..

Наиболее близким по технической сущности и достигаемому результату к из.обретению  вл етс  устройство микропрограммного управлени , содержащее два запоминающих устройства, дешифратор, логические элементы ИЛИ, регистр адреса, элементы И передачи адреса, буферный регистр, элемент задержки, генератор тактовых импуль,

СОВ, элементы И изменени  адреса и регистр команд 12).

Недостатком известного устройства  вл етс  невысока  надежность и его сложность.

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в устройство микропрограммного управлени , содержащее два блоto ка пам ти, блок элементов ИЛИ, дешифратор , регистр адреса, две группы элементов И, буферный регистр, генератор импульсов, элемент задержки и регистр команд причем группа выходов

15дешифратора соединена с группой входов первого блока пам ти и с. группой входов блока элемента ИЛИ, группа выходов которого соединена с группой входов второго блока пам ти, группа

М выходов которого  вл етс  группой информационных выходов устройства, вход дешифратора соединен с выходом регистра адреса, группа информационных входов которого соединена с группой выходов элементов И первой группы , первые входы которых соединены соответственно с выходами группы- выходов буферного регистра, тактовый вход которого соединен с управл ющим входом дешифратора и через элемент задержки с выходом генератора импульсов , перва  группа информационных входов буферного регистра соединена с группой выходов элементов И второй группы, первые и вторые входы которых соединены соответственно с первым управл ющим выходом первого блок пам ти и с выходами пол  кодов операций регистра команд, втора  группа информационных входов буферного регистра  вл етс  группой входов начального адреса устройства, треть  группа информационных входов буферного регистра соединена с группой выходов первого блока пам ти, введены элемен ИЛИ, элемент НЕ и два элемента И, причем группа информационных выходов и первый и второй управл ющие выходы первого блока пам ти соединены соотаетствеино с входами элемента ИЛИ, . выход которого соединен с первым вхо дом первого элемента И и через элемент НЕ с первым входом второго элемента . И, вторые входы первого и второго элементов И соединены с выходом генератора импу7;1ьсов, выход первого элемента И соединен с вторыми входами элементов И первой группы, выход второго элемента И соединен с управл ющим входом регистра адреса.

На чертеже приведена структурна  схема устройства.

Устройство содержит блоки 1 и 2 пам ти, дешифратор 3, блок k элементой ИЛИ, регистр 5 адреса, группу элементов И 6, буферный регистр 7, элемент 8 задержки, генератор 9 импульсов , группу .элементов И 10, регистр 11 команд, элемент ИЛИ 12, элемент НЕ 13, элемент И И и 15, группу входов 16 начального адреса устройства .

Устройство работае.т следующим образом .

Информаци , служаща  дл  формировани  адреса следующей  чейки, с выхода блока 1 поступает на вход элемента ИЛИ 12 и разрешает работу элемента И 14, если она отлична от нул , при котором код операции из регистра 11 команд передаетс  на буферный регистр 7, если на первом уп-.

равл ющем выходе блока 1 записана единична  информаци , и генератор 9 тактовых импульсов передает этот адрес через группу элементов И 6 5 на регистр 5 адреса. В остальных случа х, когда этот выход блока 1 нулевой, генератор 9 тактовых импульсов производит прием адреса в буферный регистр 7 с выхода блока 1 0 через элемент И 1 и через элементы И 6 передачу следующего адреса микрокоманды с буферного регистра 7 на регистр 5 адреса, а через элемент 8 задержки осуществл ет пуск дешифратое ра 3 и установку в О буферного регистра 7.

Если информаци  на управл ющем выходе блока 1 нулева , то с помощью элемента НЕ 13 элемент ИЛИ 12 разрешает работу элемента И 15 который при наличии на втором входе сигнала от генератора 9 импульсов формирует сигнал +1,i который поступает на управл ющий вход регистра 5 адреса и 5 увеличивает его содержимое на 1. Дальше генератор 9 импульсов через элемент 8 задержки осуществл ет пуск дешифратора 3 и уст&новку в О буферного регистра 7Если в микропрограммах разных команд встречаютс  одинаковые последовательности микрокоманд, эта последовательность записываетс  в блок 1 один раз, а. различное продолжение этой последовательности обеспечиваетс  специальным разр дом (в блоке 1), в который записываетс  1 в последней  чейке этой последовательности , этот разр д обеспечивает следующую элементарную операцию: он опрашивает некоторые разр ды кода операций и осуществл ет ветвление в микропрограммах.

Применение изобретени  позвол ет повысить надежность устройства.

Claims (1)

1. Формула изобретени 

   Устройство микропрограммного управлени , содержащее два блока пам ти , блок элементов ИЛИ) дешифратор регистр адреса, две группы элементов И, буферный регистр, генератор 11мпульсов, элемент задержки и регистр команд, причем группа выходов дешифратора соединена с группой входов пер вого блока пам ти и с группой входов блока элементов ИЛИ, группы вы