SU482744A1 - Устройство микропрограммного управлени - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может быть использовано при построении цифровых вычислительных машин.

Известны устройства микропрограммного управлени , содержащие два запоминающих блока, адресные и буферные регистры, дешифраторы , логические элементы «И и «ИЛИ, «ИЕ, задержки, генераторы тактовых импульсов, счетчики адреса и микрокоманд .

Однако у таких устройств значительна  разр дность слов запоминающего блока адресов микрокоманд и их сравнительно большое количество дл  реализации каждой микрокоманды .

Цель изобретени  - построение наиболее гибкого и экономного устройства управлени .

Это достигаетс  тем, что первый выход первого запоминающего блока соединен с входом счетчика микрокоманд, второй выход - с входом буферного регистра, третий выход - с входом установки в «О регистра адреса, а генератор тактовых импульсов св зан с входом первого элемента задержки и входом элемента «И, второй вход которого соединен с выходом элемента «НЕ, а выход - с входом дешифратора второго запоминающего блока. Выход первого элемента задержки подключен к входу второго элемента задержки и входу элемента «И, выход которого подсоединен к входам установки в «О буферного регистра и счетчика адреса, а второй вход - к входу элемента «НЕ. Выходы триггеров счетчика микрокоманд соединены с входами элемента «И, выход элемента «И - с входом элемента «НЕ и входом элемента «И, второй вход которого св зан с выходом второго элемента задержки.

В одном запоминающем блоке предлагаемого устройства запоминаетс  адрес операционной части первой микрокоманды текущей последовательности, косвенный адрес первой микрокоманды следующей последовательности и количество микрокоманд в текущей последовательности ,   выходов первого запоминающего блока, в которых записан адрес первой микрокоманды текущей последовательности , подключаютс  к счетчику адреса

второго запоминающего блока, в котором записаны операционные части микрокоманд, т выходов первого запоминающего блока, в которых записан косвенный адрес первой микрокоманды следующей последовательности,

подсоедин ютс  к буферному регистру, из которого адрес передаетс  затем в регистр адреса первого запоминающего блока. / разр дов , в которых записано количество микрокоманд в текущей последовательности, подключаютс  к счетчику микрокоманд. Нулевые

плечи триггеров счетчика собираютс  на схеме совпадени , выход которой через вентиль управл ет выборкой числа из первого запоминающего блока, а через инвертор и вентиль - выборкой числа из второго запоминающего блока. Генератор тактовых импульсов через задержки обеспечивает пуск дешифратора первого запоминающего блока и установку «О буферного регистра и счетчика адреса второго запоминающего блока. Один разр д из второго запоминающего блока осуществл ет прибавление единицы к счетчику адреса второго блока и вычитание из счетчика микрокоманд.

При таком исполнении устройства в общей сложности сокращаетс  объем запоминающих блоков. Операционные части микрокоманд записаны во втором запоминающем блоке только один раз и могут выбиратьс  в любой последовательности и выполн тьс  подр д в любом количестве, точнее количество ограничиваетс  разр дностью пол  / и счетчика микрокоманд.

Блок-схема устройства микропрограммного управлени  представлена на чертеже.

В устройство вход т следующие узлы: запоминающий блок 1, в котором запоминаютс  операционные части микрокоманд; запоминающий блок 2; дешифраторы 3 и 4; регистр 5 и счетчик 6 адреса, которые служат дл  выборки числа из первого и второго запоминающих блоков соответственно; буферный регистр 7, на котором запоминаетс  косвенный адрес первой микрокоманды следующей последовательности до передачи его в регистр 5 адреса; перва  группа элементов «И 8 дл  передачи адреса из буферного регистра 7 в регистр 5 адреса; счетчик 9, подсчитывающий количество микрокоманд в последовательности; втора  группа элементов «И 10-13.

Сигнал с выхода элемента «И 10 при равенстве показани  счетчика нулю, через элемент «И 12 разрешает обращение в первый запоминающий блок, а через инвертор 14 и элемент «И 13 блокирует обращение во второй запоминающий блок.

Генератор 15 тактовых импульсов через элемент «И 13 осуществл ет пуск дещифратора 4 запоминающего блока 2, а через элемент 16 задержки и элемент «И 12 - установку «О буферного регистра 7, регистра 5 адреса и пуск дешифратора 3 запоминающего блока 1. Через элементы 16, 17 задержки, элемент «И 11, группу элементов «И 8 генератор обеспечивает передачу адреса из буферного регистра 7 в регистр 5 адреса.

Предлагаемое устройство работает следующим образом.

Код операции из регистра команд (на чертеже не указан) принимаетс  на регистр 5 адреса и  вл етс  адресом  чейки в запоминающем блоке 1, в котором записано количество микрокоманд и адрес первой микрокоманды первой последовательности и косвенвый адрес первой микрокоманды второй последовательности , составл ющих микропрограмму данной команды.

Генератор 15 тактовых импульсов через элемент 16 задержки и элемент «И 12 при разрешении с элемента «И 10 (показание счетчика микрокоманд равно 0) производит пуск дешифратора 3 и выбирает соответствующую  чейку из блока 1. Содержимое т разр дов выбранной  чейки (первый выход запоминающего блока), соответствующих косвенному адресу первой микрокоманды следующей последовательности, поступает на буферный регистр 7. Содержимое п разр дов (третий выход блока 1), указывающих адрес первой микрокоманды текущей последовательности , подаетс  на счетчик 6 адреса, а содержимое / разр дов (второй выход блока 1), указывающих количество микрокоманд в текущей последовательности, - на счетчик 9 микрокоманд.

После поступлени  считанного из блока 1 числа, импульс генератора 15 через элементы 16 и 17 задержки, элемент «И 11 и группу элементов «И в передает адрес из буферного регистра 7 на регистр 5 адреса.

Так как показание счетчика 9 микрокоманд уже не равно О, снимаетс  блокировка с элемента «И 13, следующий импульс генератора запускает дещифратор 4 и по адресу на счетчике 6 выбирает микрокоманду из запоминающего блока 2.

Одна из элементарных операций, которые должны выполн тьс  в данном такте,- прибавить «1 к содержимому счетчика 6 адреса и вычесть «1 из содержимого счетчика 9 микрокоманд. Если при этом показание счетчика микрокоманд равно «О, то импульс генератора 15 через элементы 16 и 17 задержки и элемент «И 11 передает адрес из буферного регистра 7 на регистр 5 адреса, подготовив выборку следующей  чейки из блока 1. Следующий импульс генератора при показании счетчика «О через элемент 16 и элемент «И 12 устанавливает на «О буферный регистр 7 и счетчик 6 адреса, освободив, таким образом, регистры дл  приема информации из следующей  чейки блока 1, и осуществл ет пуск дещифратор а 3 дл  выборки этой  чейки.

Дл  проведени  условных переходов н  третью группу 18 элементов «И подключаютс  первый и второй выходы запоминающего блока 2,  вл ющиес  элементарными операци ми, опрашивающими соответствующие признаки. Сигналы с их выходов измен ют адрес на буферном регистре 7.

Предмет изобретени 

Устройство микропрограммного управлени , содержащее первый дешифратор, выход которого соединен с входом первого запоминающего блока, регистр адреса, выход которого соединен с входом первого дешифратора.

первую группу элементов «И, выходы которых соединены с входами регистра адреса, буферный регистр, выходы которого соединены со входами элементов «И, первый вход соединен с первым выходом первого запоминающего блока, второй запоминающий блок и второй дешифратор, выход которого соединен с входом второго запоминающего блока, счетчик адреса, выход которого соединен ср входом второго дещифратора, а вход соединен со вторым выходом первого запоминающего блока; вторую и третью группы элементов «И, выходы которых соедийены со входом буферного регистра, первые входы соединены со входами устройства, а другие соединены соответственно с первым и вторым выходами второго запоминающего блока, генератор тактовых импульсов, элементы задержки , элементы «И и «НЕ, счетчик микрокоманд, отличающеес  тем, что, с целью повыщени  экономичности устройства.

в нем первый выход первого запоминающего блока соединен с входом счетчика микрокоманд , второй выход - с входом буферного регистра, третий выход соединен с входом

установки в «О регистра адреса, генератор тактовых импульсов соединен с входом первого элемента задержки и входом элемента «И, второй вход которого соединен с выходом элемента «НЕ, а выход соединен с

входом дешифратора второго запоминающего блока, выход первого элемента задержки соединен с входом второго элемента задержки и входом элемента «И, выход которого соединен с входами установки в «О буферного регистра и счетчика адреса, а второй вход - с входом элемента «НЕ, выходы триггеров счетчика микрокоманд соединены с входами элемента «РЬ, выход которого соединен с входом элемента «НЕ и входом элемента «И, второй вход которого соединен с выходом второго элемента задержки.