SU750568A1 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройство Download PDFInfo
- Publication number
- SU750568A1 SU750568A1 SU782564270A SU2564270A SU750568A1 SU 750568 A1 SU750568 A1 SU 750568A1 SU 782564270 A SU782564270 A SU 782564270A SU 2564270 A SU2564270 A SU 2564270A SU 750568 A1 SU750568 A1 SU 750568A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- registers
- elements
- inputs
- register
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
(54) БУФЕРНОЕ 3.4ПОМИНАЮЩЕЕ УСТРОЙСТВО
1
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при построении буферных запоминающих устройств (БЗУ) цифровых вычислительных машин.
Известно запоминающее устройство с «зар довой св зью, содержащее узлы ввода/вывода и N сдвигающих регистров с «зар довой св зью, каждый из которых имеет входной терминал дл приема последовательных разр дов информации и выходной зажим дл выдачи последовательных разр дов информации. Все N сдвигающих регистров соединены последовательно между собой. Имеетс N схем сравнени зар дов, при этом кажда из (N-1) схем соединена определенным образом между выходом одного из соответствующих сдвигающих регистров и входом в следующий соседний сдвигающий регистр. N-а схема сравнени подключена к выходу последнего регистра 1.
Недостатком устройства вл етс малое быстродействие (последовательное ЗУ) и большое врем ожидани информации на выходном терминале устройства при записи ее в некоторый момент времени на входной терминал устройства.
Наиболее близким к предлагаемому по технической сущности вл етс устройство, рассчитанное на работу с п-разр дными входными кодами и содержащее регистры на приборах с зар довой св зью (ПЗС), управл ющие входы которых соединены с выходами тактирующих генераторов, информационные входы - с соответствующими выходами элементов ИЛИ группы, а информационные выходы - с первыми входами соответствующих элементов И первой и второй групп, вторые входы которых в каждой группе объединены и соединены соответственно с выходами элементов И, первые входы которых соединены с щиной разрешени , а вторые - соответственно с щинами считывани и записи . При этом выходы элементов И первой группы подключены соответственно к информационным шинам устройства и к первым входам элементов И третьей группы , вторые входы которых соединены с выходом элемента И, а выходы - с соответствую20 щими первыми входами элементов ИЛИ, вторые входы которых соединены соответственно с выходами элементов И второй группы . Запись информации в устройстве осуществл етс подачей разрешающих сигнаЛОВ по шине разрешени и записи, в результате чего информаци с информационных шин переписываетс в регистры. Считывание информации изустройства осуществл етс подачей разрешаюш.их сигналов по шинам разрешени и считывани . В этом случае информаци из регистров поступает на информационные шины устройства. Циркул ци информации в режиме хранени в регистрах осуществл етс с помощью элементов И и ИЛИ. Генераторы формируют две последовательности импульсов Ф1 и Ф2 дл сдвига информации в регистрах 2. Однако известное устройство, несмотр на большую тактовую частоту сдвига информации в регистрах на ПЗС - приборах, имеет невысокое быстродействие вследствие большого времени ожидани информации при запросе ее, так как она из регистров может выводитьс только в строго определенное врем , когда находитс на выходном электроде ре гистра. Максимально возможное врем считывани информации при запросе может быть равно AfT, где М - число разр дов регистра на приборах с зар довой св зью, at - врем сдвига информации в регистре на ПЗС - приборах из разр да в разр д . Среднее врем считывани дл ЗУ подобного типа равно 1/2 . Цель изобретени - увеличение быстродействи буферных запоминающих устройств при использовании регистров на ЦЗС - приборах. Поставленна цель достигаетс тем, что устройство содержит сдвигающие регистры, четвертую группу элементов И, триггеры записи и считывани , элементы ИЛИ и элементы задержки, причем первые входы элементов И второй группы соединены с щиной записи, шиной сдвига влево первого сдвигающего регистра, единичным входам триггера записи и с входом первого элемента задержки, вторые входы элементов И второй группы соединены с соответствующими входными информационными щинами, а выходы элементов И второй группы соединены с соответствующими информационными входами регистров адреса, соответствующие управл ющие входы которых соединены с выходами элементов ИЛИ группы, вторые входы которых соединены с соответствующими выходами элементов И четвертой группы , третьи входы нечетных элементов ИЛИ группы соединены с выходом первого элемента И, третьи входы четных элементов ИЛИ группы соединены с выходом второго элемента И, второй вход которого соединен со вторым входом первого элемента И и с выходом тактирующего генератора, первый вход второго элемента И подключен к единичному выходу триггера считывани , нулевой выход которого соединен с первыми входами элементов И четвертой группы, единичный вход - с щиной считывани , входом второго элемента задержки, вторыми входами элементов И первой группы и шиной СДВИГИ вправо сдвигающих регистров, нулевой вход триггера считывани соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго элемента задержки, а второй вход первого элемента ИЛИ соединен с щиной установки в «О, щиной установки в «О первого сдвигающего регистра, щиной установки в «1 второго сдвигающего регистра и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки, информационным входом первого сдвигающего регистра, шиной сдвига влево второго сдвигающего регистра и с входом третьего элемента задержки, а выход второго элемента ИЛИ соединен с нулевым входом триггера записи, единичный выход которого соединен с первыми входами элементов И третьей группы, а нулевой выход триггера записи соединен со вторыми входами элементов И четвертой группы, третьи входы которых соединены с соответствующими выходами первого сдвигающего регистра , выход третьего элемента задержки соединен с информационным входом второго сдвигающего регистра, выходы которого соединены со вторыми входами соответствующих элементов И третьей группы. На чертеже представлена функциональна схема предлагаемого устройства. Буферное запоминающее устройство содержит ПЗС-регистры 1 на ПЗС-приборах, первую, вторую, третью и четвертую группы элементов 2, 3, 4 и 5 И, группу элементов 6 ИЛИ, тактирующий генератор 7, первый и второй элементы 8 и 9 И, первый и второй сдвигающиерегистры 10 и 11, триггеры 12 и 13 записи и считывани , первые и вторые элементы 14 и 15 ИЛИ, первый, второй и третий элементы 16, 17 и 18 задержки, входные информационные шины 19, информационные выходы 20, щину 21 записи, шину 22 считывани и шину 23 установки в В исходном состо нии по шине 23 на устройство поступает импульс, устанавливающий в нулевое состо ние регистр 10, в единичное состо ние - регистр 11, а через элементы 14 и 15 ИЛИ - в нулевое состо ние триггеры 12 и 13. Вследствие этого в исходном состо нии элементы 2, 3, 4, 8 и 9 И закрыты и открыты элементы И 5, так как они управл ютс от нулевых выходов триггеров 12 и 13. Таким образом, в исходном состо нии нулевой код регистра 10 через элемент 5 И и группу элементов 6 ИЛИ поступает на управл ющие входы регистров 1 (код «О на каком-либо выходе регистра 10 илк 11 при прохождении через элементы 6 ИЛИ соответствует уровню напр жени на соответствующем управл ющем входе регистра 1 - Vj). Итак, начина с момента поступлени уровней напр жени Vt на управл ющие входы регистров 1 устройство готово к работе. Одновременно в устройство может быть записано дл хранени п - разр дное слово по информационным входам 19 или из устройства может быть считано п-разр дное слово по информационным выходам 20. Запись слова в БЗУ по первому адресу производитс при поступлении на устройство первого импульса записи по шине 21. Импульс записи, во-первых, осуществл ет установ триггера 12 в единичное состо ние, в результате чего элементы 5 И закрываютс по вторым входам и открываютс элементы 4 И по первым входам, что приводит к поступлению на управл ющие входы регистров 1 уровней напр жени Уг- (код «1 на каком-либо выходе регистров 10 или 11 при прохождении через элементы 6 ИЛИ соответствует уровню напр жени на соответствующем управл ющем входе регистров 1 - Vz). Во-вторых, импульс записи по первым входам открывает элементы 3 И, в результате чего информаци первого слова через элементы 3 И поступает на информационные входы регистров 1. При уровн х напр жени на управл ющих входах регистров 1 - Vt () в каждом yi3 регистров 1 образуетс потенциальна ма на всю длину регистра 1, в которую стекает входной зар д, величина которого пропорциональна величине выходного напр жени с соответствующего элемента 5 И. Причем, если с некоторого элемента 3 И на информационный вход соответствующего регистра 1 поступает высокий уровень напр жени (код «1), то в регистре 1 происходит формирование зар да в потенциальной ме, если же на информационный вход регистра с элемента 3 И поступает низкий уровень напр жени (код «О), то в потенциальной ме .регистра 1 формирование зар да не происходит. Таким образом, в регистры 1 с информационных входов 19 поступает первое слово, которое в БЗУ необходимо хранить по первому адресу и которое при необходимости считывани необходимо первым вывести из БЗУ. Далее, иглпульс записи производит сдвиг содержимого регистра 10 на два разр да влево, а через первый элемент 16 задержки - запись «1 в крайний правый разр д регистра 10 после прекращени сдвига его на два разр да влево. После сдви.га и записи «1 в регистре 10 устанавливаетс код 000...01. Задержанный импульс записи с выхода элемента 16 задержки поступает также на второй вход элемента 15 ИЛИ, сбрасыва триггер 12 в нулевое состо ние , в результате чего элемент 4 И снова закрываетс , а элемент 5 И открываетс . И, наконец, задержанный импульс записи производит сдвиг на два разр да влево регистра 11, а через элемент 18 задержки - запись «1 в крайний правый разр д регистра 11. Таким образом, в регистре 11 устанавливаетс код III...101. После включени элемента 5 И на управл ющих входах регистров 1 устанавливаетс код 000...01 (код регистра 10), что приводит к сжатию потенциальных м регистров 1 к району действи правого управл ющего входа регистров 1 и следовательно, к хранению информации по первому адресу под крайним правым управл ющим входом (электродом) регистров 1. Если на устройство поступает снова импульс записи, то снова включаетс триггер 12 записи и новый входной код, соответствующий второму адресу, поступает на информационные входы регистров 1. Так как во врем первой части цикла записи вновь открываютс элементы 4 И и закрываютс элементы 5 И, то в регистрах 1 образуютс новые потенциальные мы под всеми управл ющими входами (электродами ), за исключением двух правых крайних, так как на управл ющие входы регистров 1 с выхода регистра II поступает код 111...101. В это врем , в эти новые потенциальные мы каждого из регистров 1 поступает информаци по второму адресу с информационных входов регистров 1. При этом под последним крайним справа электродом (управл ющим входом) всех регистров 1 сохран ютс потенциальные мы с информацией по первому адресу, так как они радел ютс от новых потенциальных м потенциалом Vi предпоследнего крайнего справа электрода. Во второй части цикла записи по второму адресу снова происходит сжатие к выходу полученных в первой части цикла записи потенциальных м кодом 00...0101 регистра 10. В-конце этого цикла записи в регистре 11 находитс код 111...10101, необходимый дл пройедени следующего (третьего) цикла записи. Таким образом, в регистрах 1 к концу цикла записи по второму адресу находитс информаци дл двух адресов - под последними крайними справа (первое число) и под третьими справа крайними управл ю- . щими электродами. Запись информации в БЗУ по последующим адресам производитс аналогично. При поступлении на устройство импульса считывани по щине 22 из регистров 1 производитс считывание информации по первому ранее записанному адресу, котора всегда находитс под последним крайним правым управл ющим входом (электродом) ПЗС-регистров. Импульс считывани , во-первых , открывает по вторым входам элементы 2 И, в результате чего информаци с последнего разр да регистров 1 (зар д под последним справа крайним электродом) через элементы 2 И поступает на информационные выходы устройства. Во-вторых, импульс считывани устанавливает в единичное состо ние триггер 13, в результате чего элементы 5 И закрываютс по первым управл ющим входам и открываютс по первым входам элементы 8 и 9 И, что обеспечивает подачу импульсов Ф1 и Ф2 от генератора 7 импульсов
через элемент 6 ИЛИ на управл ющие входы регистров 1. С помощью импульсов Ф1 и Ф2 обеспечиваетс двухтактный сдвиг хран щейс в регистрах информации (зар дов) на один разр д вправо, что обеспечивает подачу под последний справа управл ющий вход регистров 1 информации последующего дл считывани слова. Одновременно импульс считывани обеспечивает сдвиг на два разр да вправо содержимого регистров 10 и 11 дл учета того, что из регистров 1 произощло считывание слова по одному адресу . После окончани цикла считывани и сдвига информации в регистрах 1, 10 и 11 импульс считывани через элемент 17 задержки устанавливает триггер 13 считывани снова в нулевое состо ние, после чего элементы 8 и 9 И закрываютс и открываютс элементы 5 И, обеспечива в регистрах 1 вновь режим хранени информации. Считывание последующих слов из БЗУ осуществл етс аналогично. Так как в предлагаемом БЗУ отсутствуют цепи регенерации информации , то врем хранени информации в регистрах 1 ограничено и должно составл ть ориентировочно единицы миллисекунд,
Предлагаемое устройство позвол ет намного увеличить быстродействие буферных запоминающих устройств. Если врем выборки информации из известного устройства в среднем составл ет 1/2 М-г, то врем выборки информации в случае предлагаемого БЗУ может составл ть величину пор дка i;, т. е. в М раз больще.
Claims (2)
1.Патент США № 3891977, кл. 340-173R, 1976.
2.Экспресс-информаци . - «Вычислительна техника, 1976, № 30, с. 16-20 (прототип ).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782564270A SU750568A1 (ru) | 1978-01-04 | 1978-01-04 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782564270A SU750568A1 (ru) | 1978-01-04 | 1978-01-04 | Буферное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU750568A1 true SU750568A1 (ru) | 1980-07-23 |
Family
ID=20742139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782564270A SU750568A1 (ru) | 1978-01-04 | 1978-01-04 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU750568A1 (ru) |
-
1978
- 1978-01-04 SU SU782564270A patent/SU750568A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4849937A (en) | Digital delay unit with interleaved memory | |
US4603403A (en) | Data output circuit for dynamic memory device | |
US3942163A (en) | CCD stack memory organization | |
US5508967A (en) | Line memory | |
EP0048810B1 (en) | Recirculating loop memory array with a shift register buffer | |
KR100275182B1 (ko) | 순차 메모리 | |
SU750568A1 (ru) | Буферное запоминающее устройство | |
US2881412A (en) | Shift registers | |
US3678476A (en) | Read-only random access serial memory systems | |
SU551702A1 (ru) | Буферное запоминающее устройство | |
SU459800A1 (ru) | Запоминающее устройство | |
JP2667702B2 (ja) | ポインタリセット方式 | |
SU1291988A1 (ru) | Устройство дл ввода информации | |
SU476601A1 (ru) | Устройство сдвига цифровой информации | |
SU1319077A1 (ru) | Запоминающее устройство | |
RU1521226C (ru) | Устройство задержки импульсов | |
SU450233A1 (ru) | Запоминающее устройство | |
RU1815647C (ru) | Перестраиваемое логическое устройство | |
SU763965A1 (ru) | Буферное запоминающее устройство | |
SU642878A1 (ru) | Устройство дл селекции видеосигнала заданной фигуры сложной формы | |
SU1513521A1 (ru) | Буферное запоминающее устройство | |
SU1238068A1 (ru) | Генератор многомерных случайных величин | |
SU497637A1 (ru) | Однотактный регистр сдвига | |
RU2022353C1 (ru) | Устройство для определения дополнения множества | |
SU1264239A1 (ru) | Буферное запоминающее устройство |