SU1238068A1 - Генератор многомерных случайных величин - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при решении задач моделировани  систем с учетом случайных внешних возмущающих факторов и случайных отклонений параметров объектов , а также при создании стохастических вычислительных машин и многоканальных датчиков случайных сигналов . Целью изобретени   вл етс  упрощение генератора. Генератор содер сит генератор тактовых импульсов, генератор равномерно распределенных случайных чисел, два триггера, три счетчика , элемент ИЛИ-НЕ, три элемента И, два элемента ИЛИ, три элемента задержки, группу блоков пам ти, регистр пам ти, коммутатор. Технико- экономическа  эффективность генератора определ етс  высоким быстродействием генератора многомерных случайных величин и более широкими по сравнению с известными устройствами функциональными возможност ми: моделированием многомерных случайных величин с заданным многомерным законом распределени , аппаратной реализацией процесса предварительной подготовки исходной информации, что необходимо дл  перспективных вычислительных и управл ющих систем, а также более простым решением. 2 ил. О) to оо СХ) Ot) 00

Description

«

Изобретение относитс  к вычислительной технике и может быть использовано при решении задач моделировани  систем с учетом случайных внешних возмущающих факторов и случайных отклонений параметров объектов, а также при создании стохастических вычислительных машин и многоканальных датчиков случайных сигналов.

Цель изобретени  - упрощение генератора .

На фиг.1 приведена блок-схема генератора; на фиг.2 - схема коммутатора .

Генератор содержит триггер 1, генератор 2 равномерно распределенных случайных чисел, коммутатор 3, группу блоков А пам ти, элемент И 5, счетчик 6, генератор 7 тактовых импульсов , элемент И 8, элемент 9 задержки , элемент РШИ 10, триггер 11, элемент ИЛИ 12, элемент 13 задержки, регистр 14 пам ти, элемент 15 задержки , счетчики 16 и 17, элемент ИЛИ- НЕ 18, элемент И 19.

Коммутатор 3 содержит элементы И 20-23, элементы ИЛИ 24.

Генератор многомерных случайных величин работает следующим образом.

При поступлении импульса на вход :Начальной установки генератора многомерных случайных величин начинаетс  процесс подготовки информации. Первы триггер 1 устанавливаетс  в единично состо ние, что соответствует режиму подготовки информации. Импульс начальной установки поступает также на первый вход первого элемента ИЛИ 10 и, пройд  через первый элемент ИЛИ 10 приходит на первый вход второго триггера 11. При этом второй триггер 11 устанавливаетс  в единичное состо ние , что соответствует считьшанию информации . Кроме того, импул(ьс начальной установки поступает на установочные входы второго реверсивного счетчи ка 6 и третьего реверсивного счетчика 16, устанавлива  их в состо ни  00...00 и 11...П соответственно

Генератор 7 тактовых импульсов под действием импульса начальной установки , пришедшего на его запускающий вход, начинает вырабатьшать последовательность тактовых импульсов. С выходов первого триггера 1 и второго триггера 11 сигналы поступают соответственно на четвертую и п тую группы входов коммутатора 3.

380682

Коммутатор 3 работает следующим образом.

На первую, вторую и третью группы входов коммутатора 3 поступают инфорJ мационные сигналы, которые приход т на первые входы первой группы элементов И 20, на вторые входы третьей группы элементов И 22 и на вторые входы четвертой группы элементов И 23

O соответственно. Управл ющие сигналы поступают на четвертую и п тую группы входов коммутатора 3 в парафазном коде. При единичном сигнале на втором входе четвертой группы входов

5 коммутатора 3 перва  группа элементов И 20 разрешаетс  по вторым входам , и информационные сигналы, присутствующие на первых входах, проход т на выходы первой группы элемен0 тов И 20. Нулевой сигнал на первом входе четвертой группы входов коммутатора 3 формирует нулевые сигналы на выходах второй группы элементов И 21, а также на вьтходах третьей

5 группы элементов И 22 к четвертой

группы элементов И 23. Таким образом, на входы группы элементов ИЛИ 24 пос-. тупают информационные сигналы с выходов первой группы элементов И 20

0 и нулевые сигналы с выходов третьей и четвертой групп элементов И 22 к 23. Информационные сигналы проход т на выходы группы элементов ИЛИ 24 и поступают ка выходы коммутатора 3. При единичном сигнале на первом входе (нулевой сигнал на втором входе ) четвертой группы входов коммутатора 3 и единичном сигнале на первом входе (нулевой сигнал на втором входе ) п той группы входов коммутатора 3 на первом выходе второй группы элементов И 21 формируетс  единичный сигнал, который разрешает по первым входам четвертую группу элементов И 23. Информационные сигналы с третьей группы входов коммутатора 3 проход т на выходы четвертой группы элементов И 23 и затем через группу элементов ИЛИ 24 на выходы коммутатора 3.

0 С выходов первого триггера 1 на первый вход четвертой группы входов коммутатора 3 поступает единичный сигнал, а на второй вход четвертой группы входов - нулевой сигнал. С

5 выходов второго триггера I на первый вход п той группы входов коммутатора 3 поступает единичный сигнал, ,а на второй вход п той группы входов5

0

5

нулевой сигнал. Под действием этих управл ющих сигналов коммутатор 3 передает на выход информационные сигналы , поступающие на третью группу входов коммутатора 3 с информационного выхода третьего реверсивного счетчика 16. С выхода коммутатора 3 сигналы поступают на первые входы блоков пам ти 4, А,..., 4,, 4,,. Первые входы блоков пам ти 4, 4,..., 4|, 4„.  вл ютс  адресными входами.

Прошедший через первый элемент ИЛИ 10 импульс начальной установки приходит на вход первого элемента 13 задержки, затем через врем  задержки первого элемента 13 задержки поступает на второй вход второго элемента ИЛИ 12. С выхода второго элемента ИЛИ 12 импульс поступает на третьи входы блоков 4 , 4,,..., 4, пам ти и на второй вход блока 4 пам ти. Данный импульс осуществл ет считывание информации из блоков 4, 1,,.., N к(+, пам ти из  чеек с адресом 0001 ... 11 - 1, присутствующим на первых входах блоков 4, 4,j.,..., А, А, пам ти. Считанные из блоков 4 , 4j,..., 4f, пам ти коды составл ющих многомерной случайной велР1чины (х,, Xj,..., х) поступают на входы регистра 14 и записьшаютс  в регистр .14. Считанный из блока 4 пам ти код веро тности Р (х,, X ,..., х) поступает на информацион- ньй вход первого реверсивного счетчика 17. С выхода первого элемента 13 задержки импульс приходит на вход второго элемента 15 задержки и задержанный на врем  задержки данного элемента поступает на установочный вход первого реверсивного счетчика 17. При этом в первый реверсивный счетчик 17 записьшаетс  код Р(х , х,..., х), присутствующий на его информационном входе. Кроме того, с выхода второго элемента 15 задержки импульс поступает на вычитающий вход третьего реверсивного счетчика 16 и переводит его в состо ние 11... 10; данный, импульс поступает также на второй вход второго триггера 11 и пе реводит его в нулевое состо ние (режим записи).

Единичный сигнал с второго выхода второго триггера 11 разрешает второй элемент И 8 по второму входу. Такто- Еый импульс с выхода генератора 7 тактовых импульсов поступает на первый вход второго элемента ИВ, про

0

0

5

0

0

5

ходит на его выход и далее на вход третьего элемента 9 задержки и на вычитающий вход второго реверсивного счетчика 6. При поступлении данного тактового импульса второй реверсивный счетчик 6 переходит из состо ни  00...00 в состо ние 11... 11 (Р-раз- р дный код). С выхода второго реверсивного счетчика 6 сигналы поступают на второй вход коммутатора 3. С выходов второго триггера 11 на первый вход п той группы входов коммутатора 3 поступает нулевой сигнал, а на второй вход п той группы - единичный сигнал. Под действием этих управл ющих сигналов коммутатор 3 передает на выход информационные сигналы, поступающие н вторую группу входов коммутатора 3 с выхода второго реверсивного счетчика 6. Данные сигналы  вл ютс  адресом записи. Они поступают с выхода коммутатора 3 на первые входы блоков 4, 4j,,..., 4j, 4| пам ти .

Тактовый импульс, задержанный третьим элементом задержки 9, приходит на вторые входы блоков 4, 4,..., 4 пам ти и обеспечивает запись в  чейки с адресом 11... 11 кодов составл ющих многомерной слзгчай- ной величины х, х ,..., х, присутствующих на четвертых входах блоков 4, 42,, 4 пам ти.

Кроме того, с выхода третьего элемента 9 задержки тактовый импульс передаетс  на вычитающий вход первого реверсивного счетчика 17. При этом код, наход щийс  в первом реверсивном счетчике 17 уменьшаетс  на единицу. Если полученный в результате код не равен нулю, то на выходе элемента ИЛИ-НЕ 18 сохран етс  нулевой сигнал и второй триггер 1I остаетс  в нулевом состо нии. Следующий тактовый импульс проходит через второй элемент И 8 и уменьшает содержимое второго реверсивного счетчика 6 на единицу. С выхода второго реверсивного счетчика 6 код через коммутатор 3 поступает на первые входа блоков 4, 4j,..., 4„, 4j,, пам ти. Спуст  интервал времениi определ емый третьим элементом 9 задержки, тактовый импульс проходит на вторые входы блоков 4 , 4,,. .., 4 пам ти и осуществл ет запись кодов составл ющих х, х,,..., -к в соответствующие блоки пам ти. Одновременно этим тактовым импульсом уменьшаетс  на

единицу содержимое первого реверсивного счетчика 17. Процесс записи продолжаетс  до тех пор, пока содержимое первого реверсивного счетчика 17 не станет равным нулю. При этом на выходе элемента ИЛИ-НЕ 18 формируетс  единичный сигнал, который проходит через первый элемент ИЛИ 10 на первый вход второго триггера 11 и ус танавливает его в единичное состо ние (режим считьшани ) .

С выходов второго триггера 11 на первый вход п той группы входов мутатора 3 поступает единичный сиг- нал, а на второй вход п той группы входов - нулевой сигнал. Под действием этих управл ющих сигналов коммутатор 3 передает на выход сигналы, присутствующие на третьей группе входов коммутатора 3. Данные сигналы (адрес считьшани ) поступают на первые входы блоков 4 , 4,..., 4,, f пам ти . Прошедший через первый элемент ИЛИ 10 импульс проходит через первый элемент 13 задержки и второй элемент ИЛИ 12 на третьи входы блоков 4 , 4 ,..., 4 пам ти и на второй вход блока 4|у пам ти. Данный импульс осуществл ет считывание информации из  чеек с адресом 0...011...10 блоков 4 , 4,j ,.. ., 4щ, 4., пам ти. Считанные из блоков 4 , , 4f пам ти коды записьгоаютс  в регистр -14, код из блока 4, пам ти записьшает- с  в первый реверсивный счетчик 17 импульсом, прошедшим через второй элеме т 15 задержки. Кроме того, импульс , прошедший через второй элемент 15 задержки, уменьшает на еди- ницу содержимое третьего реверсивного счетчика 16 и переводит второй триггер 11 в нулевое состо ние (режим записи)..

Вновь считанный код составл ющих (х , X ,..., Хц) записываетс  в блоки 4, 4,..., 4 пам ти такое коли- tiecTBO раз, которое равно коду, хран щемус  в первом реверсивном счетчике 17. После этого считываетс  новый код составл ющих (к,, Хр,) и код веро тности р (х , х ,..., X ) и повтор етс  режим записи.

Процесс подготовки данных завершаетс  тогда, когда при коде 00...00 в третьем реверсивном счетчике 16 вырабатьгааетс  сигнал переноса и с вьпсода перекоса третьего реверсивного счетчика 16 поступает на первый вход третьего элемента И 19, разрешенный по второму входу сигналом с выхода элемента ИЛИ-НЕ 18. С выхода третьего элемента И 19 сигнал проходит на второй вход первого триггера 1 и переводит его в нулевое состо ние (режим генерировани  кодов многомерной случайной величины).

В режиме генерировани  многомерных случайных величин единичный сигнал с второго выхода первого триггера 1 поступает на первый выход устройства , кроме того, этот сигнал поступает на второй вход четвертой группы входов коммутатора 3 и разрешает прохождение сигналов с первой группы входов коммутатора 3 на выход коммутатора 3. Нулевой сигнал с первого выхода первого триггера 1 приходит на первый вход четвертой группы входов коммутатора 3 и запрещает прохождение сигналов, поступающих на вторую и третью группы входов ког-вдута- тора 3. Генератор 2 равноверо тных случайных чисел, вьшолненный на базе регистров сдвига, вырабатьшаетР -разр дные двоичные коды равноверо тных случайных чисел, которые  вл ютс  адресами дл  считьшани  кодов составл ющих многомерный случайной величины х (х,, X ,..., X ). С выхода генератора 2 равноверо тных случайных чисел сигналы поступают на первую группу входов коммутатора 3, проход т на его выход и поступают на первые (адресные) входы блоков 4, 4j,..., 4, 4., пам ти.

С выхода генератора 7 тактовых импульсов тактовый импульс приходит на второй вход первого элемента И 5, разрешенный по первому входу единичным сигналом с второго выхода первого триггера 1, и приходит на выход первого элемента И 5. С выхода первого элемента И 5 импульс поступает на первый вход второго элемента ИЛИ 12, проходит на выход второго элемента ИПИ I2 и поступает на третьи входы блоков 4, 4j,..., 4 пам ти и на второй вход блока 4, пам ти. Данным импульсом производитс  считывание кодов составл ющих (х , х,..., х) из  чеек, адрес которых присутствует на первых входах блоков 4,, 42,..., 4 пам ти. С выходов блоков 4, 4 пам ти коды составл ющих многомерной случайной величины X (х , Xj,..., х) поступают на вторые выходы устройства. После этого вырабатьшаетс  новое равноверо тное число (адрес) и новый тактовый импульс дл  считьшани  кодов. Процесс формировани  значени  многомерный случайной величины х повтор етс  необходимое количество раз.

Генератор 2 равноверо тных случайных , чисел формирует равноверо тные числа с частотой большей, чем частота генератора 7 тактовых импульсов, это позвол ет не синхронизировать работу данных блоков.

Быстродействие генератора много- мерньк случайных величин при формировании кодов многомерной случайной ве- личины равно времени считьгаани  информации из блоков пам ти.

Формула ИЗ обр.е тени 

Генератор многомерных случайных величин, содержащий группу блоков пам ти, регистр пам ти, коммутатор, генератор равномерно распределенных случайных чисел, первый счетчик, ге- нератор тактовых импульсов, первый элемент задержки, первый элемент И, отличающийс  тем, что, с целью упрощени , он содержит второй и третий счетчики, второй и тре- тий элементы задержки, два триггера, второй и третий элементы И, элемент ИЛИ-НЕ, два элемента ИЛИ, единичный вход первого триггера объединен с входом Пуск генератора тактовых импульсов, с первым входом первого элемента ИЛИ, с установочными входами первого и второго счетчиков и  вл етс  входом Пуск генератора, выход генератора равномерно распреде- лениых случайных чисел соединен с первым информационным входом коммутатора , выход которого соединен с адресными входами блоков пам ти группы , выходы первых N блоков пам ти из группы, где (N+1). - число блоков пам ти в группе,  вл ютс  информационными выходами генератора и соединены с группой информационнь1Х входов реQ

5

0

5

0 j ц 5 Q

гистра пам ти, выход которого соединен с информационными входами каждого i-ro (i 1,N) блока пам ти группы , выход (N + 1)-го блока пам ти группы соединен с информационным входом третьего счетчика, вычитающий вход которого подключен к выходу первого элемента задержки и к входам Запись первых N блоков пам ти группы , входы Считывание блоков пам ти группы соединены с выходом второго элемента ИЛИ, первый вход которого подключен к выходу первого элемента И, первый вход которого подключен к нулевому выходу первого триггера и  вл етс  выходом Режим генерировани  генератора, единичный и нулевой выходы первого триггера соединены соответственно с первым и вторым управл ющими входами коммутатора, третий и четвертый управл ющие входы которого подключены соответственно к единичному и нулевому выходам второго триггера, а второй и третий информационные входы коммутатора подключены к информационным выходам соответственно первого и второго счетчиков, выход генератора тактовых импульсов соединен с вторым входом первого элемента И и с первым входом второго элемента И, второй вход которого подключен к нулевому выходу второго триггера, а выход второго элемента И соединен с вычитающим входом первого счетчика и с входом первого элемента задержки, выход первого элемента ИЛИ соединен с единичным входом второго триггера и с входом второго элемента задержки, выход которого соединен с вторым входом второго элемента ИЛИ и с входом третьего элемента задержки, выход которого соединен с нулевым входом второго триггера, с установочным входом третьего счетчика и с вы-. читающим входом второго счетчика, выход переполнени  которого соединен с первым входом третьего элемента И, выход которого соединен с нулевым входом первого триггера, выходы разр дов третьего счетчика соединены с входами элементов ИШ-НЕ соответственно , выход которого соедииен с вторым входом третьего элемента И.

Claims (1)

1. Формула изобретения

   Генератор многомерных случайных величин, содержащий группу блоков памяти, регистр памяти, коммутатор, генератор равномерно распределенных случайных чисел, первый счетчик, генератор тактовых импульсов, первый элемент задержки, первый элемент И, отличающийся тем, что, с целью упрощения, он содержит второй и третий счетчики, второй и третий элементы задержки, два триггера, второй и третий элементы И, элемент ИЛИ-HE, два элемента ИЛИ, единичный вход первого триггера объединен с входом Пуск генератора тактовых импульсов, с первым входом первого элемента ИЛИ, с установочными входами первого и второго счетчиков и является входом Пуск генератора, выход генератора равномерно распределенных случайных чисел соединен с первым информационным входом коммутатора, выход которого соединен с адресными входами блоков памяти группы, выходы первых N блоков памяти из группы, где (N+1). - число блоков памяти в группе, являются информационными выходами генератора и соединены с группой информационных входов ре гистра памяти, выход которого соединен с информационными входами каждого i-го (i = Ι,Ν) блока памяти группы, выход (Ν + 1)-го блока памяти группы соединен с информационным входом третьего счетчика, вычитающий вход которого подключен к выходу первого элемента задержки и к входам Запись первых N блоков памяти группы, входы Считывание блоков памяти группы соединены с выходом второго элемента ИЛИ, первый вход которого подключен к выходу первого элемента И, первый вход которого подключен к нулевому выходу первого триггера и является выходом Режим генерирования генератора, единичный и нулевой выходы первого триггера соединены соответственно с первым и вторым управляющими входами коммутатора, третий и четвертый управляющие входы которого подключены соответственно к единичному и нулевому выходам второго триггера, а второй и третий информационные входы коммутатора подключены к информационным выходам соответственно первого и второго счетчиков, выход генератора тактовых импульсов соединен с вторым входом первого элемента И и с первым входом второго элемента И, второй вход которого подключен к нулевому выходу второго триггера, а выход второго элемента И соединен с вычитающим входом первого счетчика и с входом первого элемента задержки, выход первого элемента ИЛИ соединен с единичным входом второго триггера и с входом второго элемента задержки, выход которого соединен с вторым входом второго элемента ИЛИ и с входом третьего элемента задержки, выход которого соединен с нулевым входом второго триггера, с установочным входом третьего счетчика и с вы-. читающим входом второго счетчика, выход переполнения которого соединен с первым входом третьего элемента И, выход которого соединен с нулевым входом первого триггера, выходы разрядов третьего счетчика соединены с входами элементов ИЛИ-HE соответственно, выход которого соединен с вторым входом третьего элемента И.

   фи»1 фи» 2