RU1820394C - Устройство дл перебора перестановок - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, предназначено дл  формировани  в определ емой пользователем последовательности перестановок п элементов , и может быть использовано в специализированных устройствах решени  комбинаторных задач, в аппаратном обеспечении систем автоматизированного проектировани , а также в системах контрол  дл  генерации кодовых последовательностей . Цель изобретени  - расширение функциональных возможностей за счет автоматического формировани  перестановок в заранее определ емой последователь- ности. Устройство содержит блок управлени , который содержит группу регистров , группу ключей, блок выбора минимального числа, дешифратор, блок декодировани , содержащий две группы регистров , сумматоры, элементы ИЛИ, блоки делени , сумматоры, элементы задержки и ключи, блок пам ти, счетчик, регистр, дешифратор и два элемента задержки. Устройство обеспечивает последовательный выбор из блока пам ти номеров перестановок гг. (О m h ) и преобразоаание значений т в однозначно соответствующие им перестановки. 1 ил.

Description

Изобретение относитс  к вычислительной технике, предназначено дл  формировани  в определ емой пользователем последовательности перестановок из Н величин и может быть использовано в специ- ализировакных обрабатывающих устройствах дл  решени  комбинаторных задач.

Цель изобретени  - расширение функциональных возможностей за счет автоматического формировани  перестановок в заранее определ емой последовательности .

Функциональна  схема устройства приведена на чертеже.

Устройство содержит блок 1 управлени , блок 2 декодировани , блок 3 пам ти, счетчик 4, регистр 5, дешифратор б, первый 7 и второй 8 элементы задержки, вход запуска устройства 9, информационные выходы 10а, а 1,2,..,,Н и признаковый выход 11 (Н - число переставл емых элементов).

Блок 1 предназначен дл  формировани  определ ющего множества чисел в соответствии с шагом работы устройства, выбора минимального числа из этого множества и подачи его на вход блока декодировани . Блок 1 содержит схему выбора минимального числа 12, дешифратор 13, регистры 14а, ключи 15а, элемент задержки 16 (а 1,2„..,Н).

00

ю о со ю

Јь

Блок 2 предназначен дл  преобразовани  чисел, поступающих на его информационный вход и блок 3 пам ти, в соответствующие им перестановки. Блок 2 содержит регистры 17.18а. 19а. блоки делени  20а. сумматоры 21 а, элементы ИЛИ 22. 23, элементы задержки 24а, 25а и ключи 2ба (а - 1,2„...Н);

Блок пам ти 3 предназначен дл  хранени  и выдачи в процессе работы устройства номеров перестановок в соответствии с определ емой пользователем последовательностью перестановок. Блок может представл ть собой ОЗУ с произвольным доступом (см., например, Цифрова  и оы- . числительна  техника/под ред. Э.В.Евре- инова,.-- М.: Радио и св зь, с. 206-213).

Работа устройства основана на реализации процедуры преобразовани  заранее определенной последовательности чисел М (0. М HI), в соответствующую последовательность перестановок из Н элементов.

Перед работой счетчик 4 обнул етс , в  чейки блока 3 занос тс  числа М (0 М Н|) в последовательности определ емой пользователем, а в регистры 14а блока 1 внос тс  числа исходного определ ющего множества АО {1,2,...,Н}, причем число К (К Ј АО) вноситс  в регистр 14К. Работа формировател  начинаетс  подачей импульса на вход запуска устройства 9. При этом импульс поступает на счетный вход счетчика 4 и вход элемента задержки 7. Содержимое счетчика увеличиваетс  и на первом шаге устройства становитс  равным единице. Код единицы с выходов счетчика парафазно поступает на входы регистра 5. Через врем  задержки п, определ емое элементом 7, импульс с его выхода поступает на вход элемента задержки 8 и на вход записи регистра 5 и код единицы поступает с его выходов на вход дешифратора 6. При этом сигнал единичного уровн  с первого выхода дешифратора поступает на считывающий вход первой  чейки пам ти блока 3 и число М. соответствующее номеру первой перестановки в последовательности перестановок , определенной пользователем, поступает с информационного выхода блока 3 на информационные входы регистра 17 блока 2 декодировани . Через врем  Г2 сигнал с выхода элемента задержки 8 поступает на тактовый вход блока 2 декодировани  и начинаетс  работа устройства по формированию перестановки, соответствующей первому значению числа М. При этом импульс с тактового входа блока 2 поступает на вход считывани  регистра 17, управл ющий вход блока делени  20м и. вход элемента

задержки 24Н. Число М с информационного выхода регистра 17 поступает на вход блока делени  на посто нный модуль 20н.

Блоки делени  20а осуществл ют деление чис/ia, поступающего на их вход, на модуль Ра Н - а + 1. При этом с первоги выхода схемы делени  выдаетс  цела  часть от делени  поступающего на ее вход числи на соответствующий данной схеме посто кн

ный модуль, а со второго - остаток от делени . Поэтому при поступлении ни управл ющий вход блока 2Он импульса в нем осуществл етс  деление числа М, поступившего на его вход с информационного

5 выхода регистра 17, на число Рн. Цела  часть от делени  поступает с первого выхода блока 20ц на вход блока делени  20н-1. а остаток от делени  со второго выхода 20н поступает на информационный вход регистра 18н. Че0 рез врем  гз, большее чем врем  работы схемы 20а, импульс с выхода элемента задержки 24н поступает на управл ющий вход блока делени  20н-1 и вход элемента задержки 24н-1.

5 Далее аналогичным образом, последо- . вательно через интервалы времени гз блоками 20а, а Н - 1,1 осуществл етс  выделение целой части и остатка от делени  на посто нный модуль чисел, поступающих

0 е первых выходов блоков делени  20в, В Н, 2 соответственно. В результате чего остатки от процедур делен и  записываютс  в регистры 18а, а Т.Н. Через врем  Тг Н гз + п + га от момента подачи импуль5 са на тактовый вход устройства 9 импульс с выхода элемента задержки 24i поступает на вход элемента задержки 25i, считывающий вход регистра 18i, управл ющий вход ключа 261 и один из входов элемента ИЛИ 22, С

0 выхода элемента ИЛИ 22 сигнал уровн  логической единицы поступает на вход разрешени  считывани  регистров 14а блока 1 . управлени  (а - 1 ,Н). Число исходного определ ющего множества АО с икформацион5 ных выходов этих : регистро в через соответствующие ключи 15а, а 1.Н поступает на входы схемы выбора минимального числа 12.

В схеме 12 осуществл етс  выбор мини0 мального числа и его код с выхода схемы 12 поступает на входы ключей 26э, а 1,Н. Так как при этом сигнал высокого уровн  присутствует только на управл ющем входе ключа 26ч, то код минимального числа ис5 ходного определ ющего множества АО через его информационную цепь поступает на вход сумматора 2.11, на другой вход которого поступает число с регистра 18i. В сумматоре 211 осуществл етс  сложение чисел, посту- пивших на его входы и код суммы поступает

на информационный вход регистра 191 и вход элемента ИЛИ 23. С выхода элемента ИЛИ 23 код суммы поступает на вход элемента задержки 16 блока 1 управлени . Через врем  задержки п, большее длительности импульса запуска, код суммы через элемент задержки поступает на вход дешифратора, где он дешифрируетс  и сигнал с соответствующего выхода поступает на вход одного из ключей 15а, а 1 ,Н (величина суммы на выходе сумматоров 21а, а 1,Н принадлежит множеству первых Н чисел натурального р да). К этому моменту сигнал высокого уровн  уже сн т со считывающих входов регистров 14а, а 1,Н и управл ющего входа ключа 26i. Через врем  задержки rs ГА сигнал высокого уровн  поступает с выхода элемента задержки 25i на считывающий вход регистра 182. управл ющий вход ключа 262. вход элемента задержки 252 и соответствующий вход элемента ИЛИ 22. С выхода элемента ИЛИ 22 сигнал поступает на входы разрешени  считывани  регистров 14а блока 1. Однако теперь, когда на управл ющем входеодного из ключей 15э, а 1,Н присутствует сигнал высокого уровн , на входы схемы выбора минимального числа 12 не поступает число исходного определ ющего множества равное сумме, полученной в сумматоре 21i.

Дапьнейшэ  работа схемы будет аналогична , и через врем  Та Ti + Н -rs от момента подачи импульса запуска сигнал высокого уровн  с выхода элемента задержки 25Н поступает на входы разрешени  считывани  регистров 19а, а 1,Н и признаковый выход 11. Числа, соответствующие сгенерированной перестановке, поступают с регистров 19а,а 1,Н на информационные выходы устройства Юз, а 1,Н. Поступление импульса на признаковый выход устройства 11 сигнализирует с готовности устройства к формированию очередной пе- рестанозки из последовательности перестановок заданной пользователем. Работа устройства при этом будет аналогична.

Таким образом предлагаемое устройство дл  перебора перестановок позвол ет автоматически, формировать любую заранее определенную пользователем последо-. вательность перестановок..

Claims (1)

1. Формула изобретени  Устройство дл  перебора перестановок, содержащее первый регистр, первую, вторую и третью группы из п регистров (п - длина перестановок), первую и вторую группы ключей, первую и вторую группу элементов задержки, два элемента ИЛИ, блок выбора минимального числа, первый дешифратор , первый элемент задержки, п блоков делени  и п сумматоров, выход 1-го регистра первой группы соединен с информационным входом 1-го ключа первой 5 группы (t 1,п). управл ющий вход которого соединен с соответствующим выходом дешифратора , информационный вход которого соединен с выходом первого элемента задержки, выход 1-го ключа первой группы 0 соединен с 1-м входом блока выбора минимального числа, выход которого соединен с объединенными входами ключей второй группы, информационный вход j-ro блока делени  j 1...(п-1) соединен с первым вы- 5 ходом 0+1)-го блока делени , тактовый вход J-ro блока делени  соединен с входом j-ro элемента задержки первой группы и с выходом (j+1)-ro элемента задержки первой группы , второй выход i-ro блока делени 

   0 соединен с информационным входом 1-го регистра второй группы (i 1,n), выход первого регистра соединен с информационным входом n-го блока делени , тактовый вход которого соединен с входом n-го элемента

   5 задержки первой группы, с входом разрешени  считывани  первого регистра, вход разрешени  считывани  1-го регистра второй группы соединен с выходом (i-1)-ro элемента задержки второй группы, с входом

   0 1-го элемента задержки второй группы, с управл ющим входом 1-го ключа второй группы и с 1-м входом первого элемента ИЛИ, выход 1-го регистра второй группы соединен с первым входом 1-го сумматора

   5 группы, второй вход которого соединен с выходом 1-го ключа второй группы, выход 1-го сумматора группы соединен с информационным входом i-ro регистра третьей группы и с i-м входом второго элемента ИЛИ,

   0 выход которого соединен с входом элемента задержки, выход первого элемента ИЛИ соединен с объединенными входами разрешени  считывани  регистров первой группы, выходы разрешени  считывани  регистров

   5 третьей группы соединены с выходом п-го элемента задержки второй группы, выход 1-го регистра третьей группы  вл етс  1-м информационным выходом устройст- г а, отличающеес  тем, что, с целью

   0 расширени  функциональных возможностей за счет автоматического формировани  перестановок, в заранее определенной последовательности , в него введены блок пам ти , дешифратор, второй регистр, счетчик

   5 и два элемента задержки, причем вход запуска устройства соединен с входом второго элемента задержки и счетным входом счетчика , выход разр дов которого соединен с информационными входами второго регистра , вход записи которого объединен с выходом второго элемента задержки и с входом третьего элемента задержки, а выходы соединены с соответствующими входами дешифратора , выходы дешифратора соединены с адресными входами блока пам ти , выходы которого соединены с информационными входами второго регистра, вход разрешени  считывани  которого соединен с выходом .третьего элемента задержки , выход п-го элемента задержки второй группы соединен с выходом конца работы устройства.

   3 -+11