KR100318627B1

KR100318627B1 - 부호화장치

Info

Publication number: KR100318627B1
Application number: KR1019970705539A
Authority: KR
Inventors: 로베르트 라이너
Original assignee: 칼 하인쯔 호르닝어; 지멘스 악티엔게젤샤프트
Priority date: 1995-02-15
Filing date: 1996-01-23
Publication date: 2002-04-22
Also published as: UA53617C2; CN1080497C; IN186606B; RU2154912C2; EP0809905B1; WO1996025813A1; DE59610302D1; CN1174641A; US5995629A; EP0809905A1; JPH10504156A; KR19980702144A; DE19505097C1; ATE236478T1; ES2196137T3; JP3502391B2

Abstract

본 발명은 부호화 유니트(VE)와 상기 부호화된 유니트(VE)에 따라 배열된 출력 레지스터(AR)를 포함하는 부호화 장치에 관한 것이다.

시간 간격(τ2) 동안에 부호화 유니트(VE)에 공급된 입력 데이터(E)로부터 부호화된 출력 데이터(A)가 형성되고, 상기 데이터(A)는 출력 레지스터(AR)에 기입된다. 시간 간격(τ2)이 경과된 후에는 더 이상 데이터는 출력 레지스터(AR)에 인가되지 않으나, 출력 레지스터(AR)의 전력 소모는 변화하지 않는다. 부호화 유니 트(VE)는 시간 간격(τ1)이 경과될 때까지 출력 데이터(A)를 계속하여 생성한다. 본 발명에 따른 부호화 장치는, 외부 관찰자가 부호화 장치의 전력 소모로부터 출력 레지스터(AR) 내부에 존재하는 부호화된 출력 데이터를 생성하는 실제의 기간에 관한 어떠한 결론을 내리는 것을 방지한다.

Description

부호화 장치

예를 들어, 칩 카드와 같은 가동(mobile) 부분과 판독기와 같은 정지 (stationary) 부분 사이인, 시스템의 두 유니트(unit) 사이의 데이터 전송에 있어서, 전송된 데이터의 인식은 데이터 전송에 의해 제어되는 오퍼레이션을 조작할 수 있는 기회를 횡령자(defrauder)에게 부여할 수 있기 때문에, 전송될 데이터를 부호화하는 것을 점점 더 중요해지고 있다. 우선 하나의 유니트에서 다른 하나로 데이터가 전송되어, 부호화 장치(device)에 의하여 부호화되는 방식으로 부호화 동작이 일어날 수 있다. 이어 부호화된 데이터는 부호화 유니트로부터 전송 유니트로 다시 되돌려진다. 상기 전송 유니트에서, 부호화된 데이터는 대칭적인 알고리즘과 비대칭적인 알고리즘의 사용하여 복호화(decoding)되거나, 또는 부호화된 데이터는 가동 부분에서와 같은 방식으로 부호화되어, 수신한 부호화된 데이터와 비교된다.

마지막에 언급된 방법은, 최종 수신기은 이미 상기 정보를 알고 있어야 하므로 어떠한 희망하는 정보의 전송에 사용될 수 없을 지라도, 수신한 데이터를 부호화하여 이를 다시 정지 부분으로 되돌려보내는 가동 부분이, 이에 의하여 올바른 복호화 알고리즘 또는 올바른 복호화 장치를 갖는다는 것을 인증하며, 이에 따라 자신을 증명할 수 있으므로, 특히 인증(authentication)을 위한 유용한 방법에는 사용될 수 있다. 이와 동일한 방식으로, 상기 두 부분이 동일한 부호화 장치를 갖거나, 동일한 부호화 알고리즘을 가질 경우에만, 비교시에 상기 두 부분에서 부호 화된 데이터가 긍정적 매칭을 형성하므로써, 당연히 상기 정지 부분 또는 판독기의 인증이 발생할 수 있다.

부호화된 데이터가 수신기에서 부호화 알고리즘으로 다시 복호화 되는 대부분의 부호화 알고리즘을 위하여, 복잡한 계산 유니트를 필요로 하며, 이는 대개 마이크로프로세서와 특별한 코프로세서에 의해 구성되며, 상당한 계산 시간을 요구한다. 그러나, 의사 랜덤 발생기(pseudo-random generator)가 훨씬 더 간단한데, 그러나 의사 랜덤 발생기의 입력 데이터의 부호화가 더 이상 전환될 수 없고, 결과적으로 단지 부호화 동작이 시스템의 상기 두 개의 부분에서만 수행될 수 있으며, 상기 두 개의 부호화 동작의 결과 값이 서로 비교되기 때문에, 상술한 제2 방법만이 상기 의사 랜덤 발생기에 의해 수행된다.

대개, 부호화될 데이터와 비밀 코드가 부호화 장치에 대한 입력 데이터로서의 역할을 한다. 그러나, 보안성을 증가시키기 위하여, 예를 들어 에러 카운터의 카운터 내용과 같이 특별한 시변 가능한(time-variable) 데이터와 같은 추가 데이터가 사용될 수 있다. 보안을 유지하기 위하여, 이러한 모든 입력 데이터는 알고리즘 수단에 의해 부호화된 출력 데이터로 처리된다. 이러한 경우, 상기 알고리즘은 하드웨어로 구현되는데, 예를 들어 쉬프트 레지스터에서와 같이 쉬프트 레지스터내에 존재하는 다수의 상태의 논리적인 조합에 의하여 구현된다.

어떠한 경우에 있어서도 데이터는 디지털 형태이므로, 데이터의 부호화를 위하여 개별적인 동작을 동기화하는 클럭 신호가 필요하다. 따라서 횡령자는 부호화동작중에 발생하는 다수의 클럭신호 펄스로부터 부호화 동작의 유형에 관하여 결론을 내리려고 시도한다.

도 1은 본 발명에 따른 특정 부호화 장치의 블록도.

도 2는 본 발명에 따른 부호화 장치의 일부를 변형한 설계도.

따라서 본 발명의 목적은 부호화 결과를 생성하기 위하여 필요한 시간이 클럭 신호로부터 식별되지 않는 부호화 수단을 제공하는 것이다.

상기 목적은 제1 청구항에 따른 부호화 장치, 즉 적어도 하나의 데이터 입력, 적어도 하나의 데이터 출력과 클럭 입력을 갖으며, 제1 스위치(S1)를 통해 클럭 신호(C1)가 인가되는 부호화 유니트(VE)와; 데이터 입력, 데이터 출력과 클럭 입력을 갖으며, 상기 클럭신호(C1)가 인가되는 출력 레지스터(AR)를 포함하는데, 상기 부호화 유니트(VE)의 상기 데이터 출력은 제2 스위치(S2)를 통해 상기 출력 레지스터(AR)의 상기 데이터 입력에 연결되며; 및 제1 스위치(S1)와 제2 스위치 (S2)를 각각 구동시키는 제1 시간 주기(τ1)와 제2 시간 주기(τ2)를 생성하기 위한 수단(z)을 포함하며, 상기 제2 시간 주기(τ2)는 상기 제1 시간 주기(τ1)내에 존재하며, 출력 데이터(A)는, 상기 클럭 신호(C1)에 의해 타이밍이 제어된 상기 부호화 유니트(VE)에 의하여 상기 입력 데이터(E)로부터 상기 제1 시간 주기(τ1) 동안에 생성되고, 이러한 상기 출력 데이터(A)는 상기 제2 시간 주기 동안에 상기 제 2 스위치(S2)를 통하여 상기 부호화 유니트(VE)로부터 상기 출력 레지스터(AR)로 전송되는 부호화 장치에 의해 달성된다. 본 발명의 바람직한 개선은 종속항에서 설명된다.

본 발명은 도면을 포함한 실질적인 실시예를 참조하여, 아래의 보다 상세한설명에서 설명된다.

도 1은 본 발명에 따른 부호화 장치를 도시하며, 이는 부호화 유니트(VE)를 핵심으로 포함한다. 입력 데이터(E)가 이러한 부호화 유니트(VE)에 인가된다. 도시된 실시예에서, 이러한 입력 데이터(E)는 직렬로 인가되며, 예를 들어 부호화될 입력 데이터, 비밀 코드 및 더 나아가 바람직하게 시변 가능한 데이터 즉, 예를 들어 에러 카운터의 현재의 독출과 같은 시변 가능한 데이터를 포함한다. 또한 이러한 데이터를 언제든지 병렬로 인가하는 것이 가능하며, 어떤 방식 또는 다른 방식으로 논리적으로 결합하는 것도 가능하다. 도시된 예에 있어서, 부호화 유니트 (VE)는 피드백 유니트(RK)가 할당된 쉬프트 레지스터(SR)로 구성된다. 상기 피드백 유니트(RK)는 쉬프트 레지스터(SR)내에서 소정의 논리적 상태들을 결합하고, 이러한 결합의 결과 값을 쉬프트 레지스터(SR)의 입력으로 되돌려 인가하며, 쉬프트레지스터에서 결과값은 예를 들어 쉬프트 레지스터의 입력에 추가된 입력 데이터 (E)와 결합된다. 쉬프트 레지스터(SR)에는 또한 외부 유니트(AK)가 할당되며, 이 외부 유니트는 비선형적으로 쉬프트 레지스터의 어떤 상태들을 결합하고, 예를 들어, 곱셈일 수도 있는 결합의 결과 값을 스위칭 엘리먼트(SE)에 인가하며, 상기 스위칭 엘리먼트는 이러한 외부 유니트(AK)에 의해서 발생된 이러한 신호들에 의해구동된다. 이러한 스위칭 엘리먼트에 의하여, 쉬프트 레지스터(SR)의 출력 데이터는 출력 데이터(A)로서 부호화 유니트(VE)의 출력에 인가된다.

따라서, 입력 데이터(E)와 피드백 유니트(RK)의 하드웨어적 구현에 의존하여, 상기 쉬프트 레지스터(SR)는 연속적으로 데이터 비트 열을 생성하며, 그러나 외부 유니트(AK)에 의존하여, 비트 열 중 어떤 것들만이 출력 데이터(A)로서 부호화 유니트(VE)의 출력에 인가된다.

이러한 출력 데이터(A)는 스위치(S2)의 제1 입력에 인가되며, 이것(S2)의 출력은 출력 레지스터(AR)에 연결된다. 한편 상기 출력 레지스터(AR)의 출력은 부호화 장치의 출력을 형성하는 반면에, 상기 스위치(S2)의 제2 입력으로 되돌려 보내진다. 이러한 경우, 상기 출력 레지스터는 예를 들어 쉬프트 레지스터와 같은 직렬 레지스터 또는 예를 들어 멀티플렉서에 의해 기입되는 병렬 레지스터일 수 있다. 이러한 출력 레지스터(AR)에 있어서, 출력 데이터(A)는 버퍼식으로 저장되며, 단지 부호화 동작이 완료된 이후에만 독출될 수 있다. 부호화 유니트(VE)와 출력 레지스터(AR)의 동시성을 확보하기 위하여, 본 발명에 따른 부호화 장치의 양 엘리먼트들에 클럭 신호(C1)가 인가된다. 그러나, 상기 클럭 신호(C1)는 스위치(S1)를 통하여 부호화 유니트(VE)에 인가된다. 상기 2개의 스위치(S1,S2)는 어떠한 시간 주기 동안 지속되는 신호(Sτ1, Sτ2)를 생성시키는 수단으로부터 발생된 신호들에 의하여 각각 구동된다. 이러한 경우, 스위치(S1)는 신호(Sτ1)에 의하여 구동되며, 상기 신호(Sτ1)는 시간 주기(τl) 동안 유지된다. 스위치(S2)는 신호(Sτ2)에 의하여 구동되며, 상기 시간 주기(τ1)내에 존재하는 시간 주기(τ2) 동안 상기신호(Sτ2)가 유지된다. 어떤 적절한 시간 주기(τ1, τ2)에 도달한 후 각각의 경우 스위치(S1,S2)를 작동시키기 위하여 신호(Sτ1,Sτ2)를 한정하는 카운터를 사용하여 바람직한 방식으로 수단(Z)이 형성된다. 이러한 목적으로, 카운터 수단(Z)에 클럭 신호(C1)가 인가된다.

따라서, 부호화 장치는 다음과 같이 발생한다.: 스위치가 온 되었을 때, 스위치(S1)는 닫혀(close)있고, 스위치(S2)는 부호화 유니트(VE)의 출력을 출력 레지스터(AR)의 입력으로 연결하는 위치에 있다. 계속하여 클럭 신호(C1)와 동시적으로, 상기 부호화 유니트(VE)는 출력 데이터(A)를 생성하고, 이는 스위치(S2)를 통해 출력 레지스터(AR)에 기입된다. 시간 주기(τ2)가 경과한 후, 상기 신호(Sτ2)의 상태가 변화며, 이에 따라, 스위치(S2)가 전환되고, 출력 레지스터(AR)의 출력이 전환 스위치(S2)를 통해 출력 레지스터의 입력에 연결된다. 시간 주기(τ1)가 시간 주기(τ2)보다 크기 때문에, 상기 스위치(S1)는 닫혀있는 상태를 유지한다. 그 결과, 부호화 유니트(VE)는 출력 데이터(A)를 계속하여 생성하나, 이것은 더 이상 출력 레지스터(AR)에 기입되지 않으며, 따라서 부호화된 데이터 워드에 어떠한 기여도 하지 않는다. 대신에 출력 레지스터(AR)내의 데이터는 순환식으로 쉬프트된다. 시간 주기(τ1)가 경과하면, 신호(Sτ1)의 상태가 변화하며, 따라서 스위치 (S1)가 오픈 되고, 부호화 유니트(VE)는 더 이상 클럭 신호를 수신하지 않으며, 따라서 어떠한 출력 데이터(A)도 더 이상 생성하지 않는다.

이러한 부호화 동작의 관찰자는, 부호화 장치를 포함하는 반도체 칩의 전력 소모만을 외부에서 측정할 수 있으며, 그것으로부터 부호화 동작 기간에 관하여 결론을 내릴 수 있다. 그러나 클럭 신호(C1)가 사실상의 부호화 동작이 지속되는 것보다 더 길게 부호화 장치에 인가되고 또한 출력 레지스터의 전력 소모는 중단되지 않기 때문에, 그리고, 출력 레지스터에 클럭 신호가 계속하여 인가되며, 그에 따라 데이터가 순환식으로 쉬프트되기 때문에, 상기 관찰자는 사실상의 부호화 동작 기간을 결정할 수 없다.

시간 주기(Sτ1,Sτ2)의 값은 비휘발성 메모리에 저장될 수 있으며, 부호화 동작이 시작되는 시점에서 각각 카운터(Z)로 로드되며, 상기 비휘밭성 메모리는 부호화 장치와 함께 마찬가지로 반도체 칩내에 포함될 수 있다. 그들은 부호화 유니트(VE)로 인가된 비밀 코드와 함께 부호화 장치의 비밀 데이터를 나타내며, 적절한 보안 경계 수단에 의해 외부로부터 억세스가 불가능하다.

또한 카운터(Z)에 제3 시간 주기가 인가되며, 타임 주기(τ2)는 제1 시간 주기(τ1)의 시작 이후의 제3 시간 주기 이후에서야 비로소 흐르기 시작한다.

도 1에 도시된 스위치(S2)에 연결된 출력 레지스터(AR)에 대한 다른 대안이 도 2에 도시된다. 출력 레지스터(AR)는 이러한 경우, 다수개의 부분(AR1,……, ARn)으로 나뉘어지며, 이들에 각각 전환 스위치(U1,……, Un)가 할당된다. 이러한 경우, 부호화 유니트(VE)의 출력 데이터(A)는 제1 전환 스위치(U1)에 제1 입력에 인가되고, 이 제1 전환 스위치(U1)의 출력은 제1 출력 레지스터 부분(AR1)의 입력에 인가된다. 한편 상기 제1 출력 레지스터 부분(AR1)의 출력은 제2 전환 스위치 (U2)의 제1 입력에 연결되고, 다른 한편으로는 제1 전환 스위치(U1)의 제2 입력에 연결된다. 추가 전환 스위치(U2 ……, Un)와 출력 레지스터 부분들(AR2,……,ARn)은 동일한 방식으로 연결된다. 출력 레지스터 부분(ARn)의 출력은 전체 출력 레지스터의 출력을 형성한다. 각각의 전환 스위치들(U1,……, Un)은 신호(Sτ2)를 인가받고, 제2 시간 주기(τ2)동안 지속된다. 게다가 각각의 출력 레지스터들(AR1 ,……,ARn)은 클럭 신호(C1)를 인가받는다. 출력 레지스터의 이러한 변형의 경우에, 상기 출력 레지스터의 전체 내용물은 전체 레지스터를 통해서 쉬프트되지 않고, 단지 각각의 부분들을 통해서 쉬프트된다. 극단적인 경우에 이러한 부분들은 단지 개별적인 비트일 수 있으며, 따라서 출력 레지스터내의 부호화 출력 데이터 열은 제2 시간 주기(τ2) 이후까지도 더 이상 변화되지 않는다.

도 1 및 도 2에서 나타난 각각에 있어서, 상기 출력 레지스터(AR)는 쉬프트레지스터로서 설계되어야하나, 이러한 출력 레지스터의 구성은 본 발명의 근원을 이루는 생각을 구현하기 위한 필연적인 요소는 아니다. 기본적인 조건은 단지 출력 레지스터의 전력 소모는 제2 시간 주기(τ2)가 경과된 이후까지도 변화되지 않으며, 이에 따라 관찰자는 외부에서 데이터가 더 이상 출력 레지스터에 기입되지 않는 지점을 확인할 수 없는 것이다.

이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.

Claims

부호화 장치에 있어서,

적어도 하나의 데이터 입력, 적어도 하나의 데이터 출력과 클럭 입력을 갖으며, 제1 스위치(S1)를 통해 클럭 신호(C1)가 인가되는 부호화 유니트(VE)와;

데이터 입력, 데이터 출력과 클럭 입력을 갖으며, 상기 클릭신호(C1)가 인가되는 출력 레지스터(AR)를 포함하는데, 상기 부호화 유니트(VE)의 상기 데이터 출력은 제2 스위치(S2)를 통해 상기 출력 레지스터(AR)의 상기 데이터 입력에 연결되며; 및

제1 스위치(S1)와 제2 스위치(S2)를 각각 구동시키는 제1 시간 주기(τ1)와 제2 시간 주기(τ2)를 생성하기 위한 수단(z)을 포함하며,

상기 제2 시간 주기(τ2)는 상기 제1 시간 주기(τ1)내에 존재하며,

출력 데이터(A)는, 상기 클럭 신호(C1)에 의해 타이밍이 제어된 상기 부호화 유니트(VE)에 의하여 상기 입력 데이터(E)로부터 상기 제1 시간 주기(τ1) 동안에 생성되고, 이러한 상기 출력 데이터(A)는 상기 제2 시간 주기 동안에 상기 제2 스위치(S2)를 통하여 상기 부호화 유니트(VE)로부터 상기 출력 레지스터(AR)로 전송되는 것을 특징으로 하는 부호화 장치.
제 1 항에 있어서, 상기 제1 및 제2 시간 주기(τ1 τ2)를 생성하기 위한 상기 수단(Z)은 클럭 신호(C1)가 인가될 수 있는 클럭 입력이 제공되는 조정 가능한카운터로 구성되는 것을 특징으로 하는 부호화 장치.
제 1 항 또는 제 2 항에 있어서, 상기 출력 레지스터(AR)는 쉬프트 레지스터로서 설계되며,

상기 제2 스위치(S2)는 두 개의 입력과 한 개의 출력을 갖는 전환 스위치이며,

상기 출력 레지스터(AR)의 상기 데이터 출력은 상기 전환 스위치(S2)의 제2 입력에 연결되는 것을 특징으로 하는 부호화 장치.
제 3 항에 있어서, 상기 쉬프트 레지스터는 다수개의 쉬프트 레지스터 부분 (AR1,……,ARn)으로 나뉘어지며 ,

각각의 쉬프트 레지스터 부분(AR1,,……,ARn)에는 전환 스위치(U1,……Un)가 할당되며, 상기 전환 스위치의 출력은 상기 쉬프트 레지스터 블록(AR1,……,ARn)의 입력에 연결되고, 전환스위치의 제2 입력은 상기 쉬프트 레지스터 블록(AR1, ……,ARn)의 출력에 연결되고, 제1 입력은 앞쪽의 쉬프트 레지스터 블록의 출력에 연결되거나 부호화 유니트(VE)에 연결되고, 각각의 전환 스위치(U1,……Un)는 상기시간 주기를 생성하기 위한 수단(Z)에 의해 구동되는 것을 특징으로 하는 부호화 장치.
제 1 항, 제 2 항 또는 제 4 항에 있어서, 부호화 유니트(VE)는 비선형성의외부 유니트(AK)가 할당된 피드백 쉬프트 레지스터(SR)인 것을 특징으로 하는 부호화 장치.
제 1 항, 제 2 항 또는 제 4 항에 있어서, 상기 출력 레지스터는 미리 독출될 수 없는 것을 특징으로 하는 부호화 장치.