CN1174641A - 编码器 - Google Patents

编码器 Download PDF

Info

Publication number
CN1174641A
CN1174641A CN96191953A CN96191953A CN1174641A CN 1174641 A CN1174641 A CN 1174641A CN 96191953 A CN96191953 A CN 96191953A CN 96191953 A CN96191953 A CN 96191953A CN 1174641 A CN1174641 A CN 1174641A
Authority
CN
China
Prior art keywords
output
input
data
register
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96191953A
Other languages
English (en)
Other versions
CN1080497C (zh
Inventor
R·赖纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1174641A publication Critical patent/CN1174641A/zh
Application granted granted Critical
Publication of CN1080497C publication Critical patent/CN1080497C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Storage Device Security (AREA)
  • Slot Machines And Peripheral Devices (AREA)
  • Seal Device For Vehicle (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)
  • Selective Calling Equipment (AREA)

Abstract

本发明涉及一种带有一个编码单元(VE)及一个放在其后的输出寄存器(AR)的编码器。在时间段τ2内,由送入编码单元(VE)的输入数据(E)产生经编码的输出数据(A),输出数据(A)进而写入输出寄存器(AR)。当时间段τ2结束后,不再有数据送入输出寄存器(AR),但此刻输出寄存器的功耗并不改变。编码单元继续生成输出数据,直到时间段τ1结束。本发明所述编码器可防止外部观察者根据编码器的当前功耗得出任何有关在输出寄存器(AR)中的生成编码输出数据的确切时间段的结论。

Description

编码器
在同一系统两个单元间所进行的数据传递中，例如在一个可移动部分如一个集成电路板，和一个固定部分如一个读出装置之间，由于对传送数据的了解可使入侵者有机会去操纵由传送数据控制的操作，所以，对要被传送的数据编码显得日益重要。一个编码操作可以下述方式进行，首先，一个数据从一个单元被传送到另一个单元，在那里，数据由一个编码器进行编码处理，经编码的数据再由编码单元被送回到发送单元，在发送单元，编码数据要么被解码，这种情况出现在同时应用对称算法和不对称算法的处理过程中，要么以与移动部分相同的方式编码并与所接收到的编码数据相比较。
虽然上面提到的方法不能用于任何有效信息的传送，但因为终端接收器必须预先已经知道这些信息，所以该方法可用于以极有利的方式鉴定，因为负责对所接收数据编码并将编码数据发送回固定装置的可移动部分，必须由此证实具有正确的算法和正确的编码器，并从而鉴定自身。当然，固定部分或读出器也可以同样的方式进行鉴定，因为只有当两个部分具有同样的编码器或同样的编码算法时，两部分间的编码数据相比较时才能完全符合。
对于多数编码算法，其中编码数据在接收器中被重新解码，都需要有复杂的计算单元，计算单元通常由一个微处理器和一个特殊的协处理器组成，并且需要可观的计算时间。简单得多的是伪随机发生器，不过，它只能执行上述的第二种方法，这是因为伪随机发生器对输入数据的编码过程是不可逆的，所以一个系统的两个部分都只能执行编码操作，并互相比较彼此的编码操作结果。
通常，要被编码的数据和密码组成一个编码器的输入数据，不过，为提高安全性，可能要用到更多的数据，特别是时变数据，如计数器中所存内容，例如错误计数器。为保证机密，所有这些输入数据经一种算法被处理成编码输出数据。既然如此，该算法可利用硬件来实现，例如象在移位寄存器的例子中，可以利用移位寄存器所处状态的一些逻辑组合来实现。
因为在任何情况下，数据总是以数字形式表示的，所以在对数据编码时就需要有一个时钟信号来保证各单步操作间的同步。入侵者可以试图从一个编码操作中出现的时钟信号脉冲的个数来得知一编码操作的类型。
本发明的目的是详细说明一种编码器，其生成编码数据所需的时间无法由时钟信号确定。
该目的是通过权利要求1所述的编码器实现的。本发明的改进之处在子权利要求中声明。
以下，参考一个典型实施例，借助于图形，对本发明作一详细介绍。图形包括：
图1示出本发明专用编码器的框图及
图2示出本发明编码器部分设计方面的变动。
图1示出了本发明的一个编码器，其核心部分是编码单元VE。输入数据E送入编码单元VE。在所示的例子中，这些输入数据E串行输入并包括，例如，要被编码的输入数据，密码，进一步，最好有时变数据，诸如从错误计数器中读出的当前数据。当然，在任何情况下，也可能将这些数据以并行方式输入，并以这种或那种方式逻辑组合。在所示的例子中，编码单元VE由移位寄存器SR组成，并为其分配了一个反馈单元RK，反馈单元RK对移位寄存器SR的一些逻辑状态进行组合，并将组合结果回送到移位寄存器SR的输入端，在那里，与输入数据E组合，例如与输入数据相加。移位寄存器SR还被分配有一个提取单元AK，它将移位寄存器SR的一些状态进行非线性组合，例如可以是相乘，并将组合结果送入开关元件SE，SE由提取单元AK所产生的信号来控制。通过开关元件SE，移位寄存器SR的输出数据送到编码单元VE的输出端，作为输出数据A。
这样，依靠输入数据E及反馈单元RK的硬件实现，移位寄存器SR产生连续的一系列数据字节，不过，其中只有一部分根据提取单元AK作为输出数据A被送到编码单元VE的输出端。
这些输出信号A被送到开关S2的第一个输入端，开关S2的输出端与一个输出寄存器AR的输入端相连。输出寄存器AR的输出一方面形成编码器的输出，另一方面被送回到开关S2的第二个输入端。在这种情况下输出寄存器可以是一串行寄存器，例如移位寄存器；也可以是一并行寄存器，它可通过多重通道写入。在这个输出寄存器AR中，输出数据A被缓冲存储并且只能在编码操作结束后才能被读出。为保证编码单元VE和输出寄存器AR的同步性，本发明编码器的这两个部分都加了时钟信号C1。不过，时钟信号是通过开关S1加到编码单元VE上的，两个开关S1和S2分别是由这样的信号控制的，该信号是由产生持续一定时间的信号Sτ1和Sτ2的装置产生的。这样，开关S1是由信号Sτ1激励的，Sτ1持续一段时间τ1。开关S2是由信号Sτ2激励的，Sτ2持续一段时间τ2，τ2位于时间段τ1内。装置Z可以很方便地由一个记数器来实现，当到达一定的可调整时间段τ1、τ2后，发送信号Sτ1、  Sτ2来激励开关S1、S2。为实现上述目的，这些计数装置Z也同样加入时钟信号C1。
编码器〔原文如此〕是这样工作的：当编码器接通时，开关S1是闭合的，开关S2处于将编码单元VE的输出端与输出寄存器AR的输入端连接起来的位置。这时，编码单元VE开始与时钟信号C1同步地产生输出数据A，数据A经开关S2写入输出寄存器。当时间段T2结束时，信号Sτ2改变其状态，因此，开关S2随之转换状态，并使输出寄存器AR的输出经转换开关S2与其输入相接。因为时间段τ1比时间段τ2长，所以开关S1仍保持闭合。于是，编码单元继续产生输出数据A，但该数据不再被写入输出寄存器AR，因而对编码数据没有任何影响。而输出寄存器AR中的数据被循环移位。时间段τ1结束后，信号Sτ1改变状态，于是开关S1断开，编码单元VE不再接收时钟信号，因而，不再生成任何输出数据A。
该编码操作的观察者只能从外部对含有编码器的半导体芯片的功耗进行测量，并从中得出有关编码操作执行时间区间的结论。不过，因为加到编码器的时钟信号持续时间比实际编码操作时间长，输出寄存器的功耗也未中断，并且因为输出寄存器继续被加以时钟信号且继续进行循环移位操作，所以，外部观察者不可能知道确切的编码操作时间。
时间段τ1和τ2的值可以存储在非易失存储器中，而该存储器则同编码装置一样一同包含在半导体芯片上，并在每次编码操作开始时将时间段T1、T2的值加载给计数装置Z。τ1、τ2值与送入编码单元VE的密码一起，作为编码器的密码，应该作适当的保密预处理，以使外界无法得到它。
还很可理解到，给计数器Z馈以第三时间段，使得在第一时间段时启动第三时间段，T1开始后的第三时间段结束后启动第二时间段T2。
图2示出了图1中与开关S2连接的输出寄存器AR的另一种备选方案。这里，输出寄存器AR被细分为由AR1…ARn部分组成的多元寄存器，每部分都配有一个转换开关U1…Un。这样，编码单元VE的输出数据A被送入第一个转换开关U1的第一个输入端，U1的输出端与第一个输出寄存器部分AR1的输入端连接。第一个输出寄存器部分AR1的输出端一方面与第二个转换开关U2的第一个输入端连接，另一方面与第一个转换开关U1的第二个输入端连接。以后各转换开关U2…Un及输出寄存器部分AR2…ARn的接法与前面相同。输出寄存器ARn的输出作为整个输出寄存器的输出。每个转换开关U1…Un都被加以信号Sτ2，持续第二个时间段τ2。另外，每个输出寄存器都加以时钟信号C1。在这种输出寄存器更换的情况下，输出寄存器中所有内容的移位不是经过整个的寄存器，而是只通过单个部分。极端的情况，这些部分可以仅仅是单个的数据位，这样，即使时间段τ2结束后，输出寄存器中的编码数据的序列也不会改变。
就图1和图2所示的情况而言，输出寄存器必须设计为移位寄存器，但是，输出寄存器的这种结构形式并非实现本发明基本思想所必须的。最基本的条件只是，即使当第二时间段T2结束后，输出寄存器的功率损耗仍不改变，这样，外部观察者就无法确定到底从什么时候开始，数据不再写入输出寄存器。

Claims (6)

1一种编码器
具有一个编码单元(VE)，它至少要具有一个数据输入端和一个数据输出端并有一个时钟输入端，时钟信号(C1)可通过第一开关(S1)加到时钟输入端，
具有一个输出寄存器(AR)，它有一个数据输入端和一个数据输出端并有一个可加入时钟信号(C1)的时钟输入端，
编码单元(VE)的数据输出端通过第二开关(S2)与输出寄存器(AR)的数据输入端连接，
具有装置(Z)以产生第一时间段τ1及第二时间段τ2，分别用来激励第一开关(S1)和第二开关(S2)，
第二时间段(τ2)包含在第一时间段(τ1)以内，
在时间段(τ1)，编码单元(VE)在时钟信号(C1)的作用下，由输入数据(E)产生输出数据(A)，这些输出数据在时间段(τ2)，通过第二开关(S2)送入输出寄存器(AR)。
2如权利要求1所述的编码器，其特点在于用于产生第一和第二时间段(τ1，τ2)的装置(Z)是由可调计数器形成的，它有一个时钟输入端以输入时钟信号(C1)。
3如权利要求1和权利要求2所述的编码器，其特点在于输出寄存器AR被设计成一个移位寄存器，在于第二开关(S2)是一个有两个输入和一个输出的转换开关，还在于输出寄存器(AR)的数据输出端与转换开关的第二个输入端相连接。
4如权利要求3所述的编码器，其特点在于移位寄存器被细分为由移位寄存器部分(AR1…ARn)组成的多元寄存器，在于每个移位寄存器部分(AR1…ARn)都配有一个转换开关(U1…Un)，转换开关的输出与移位寄存器的输入相连，其第二个输入端与移位寄存器块(A1…A1n)的输出相连，其第一个输入端与上游移位寄存器块的输出相连，或者直接与编码单元(VE)连接，每个转换开关(U1…Un)都由时间段产生装置(Z)控制。
5如前面权利要求所述的编码器，其特点在于编码单元(VE)是一个配有一非线性提取单元(AK)的反馈移位寄存器。
6如前面权利要求所述的编码器，其特点在于输出寄存器中的内容不能被提前读出。
CN96191953A 1995-02-15 1996-01-23 编码器 Expired - Lifetime CN1080497C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19505097A DE19505097C1 (de) 1995-02-15 1995-02-15 Verschlüsselungsvorrichtung
DE19505097.5 1995-02-15

Publications (2)

Publication Number Publication Date
CN1174641A true CN1174641A (zh) 1998-02-25
CN1080497C CN1080497C (zh) 2002-03-06

Family

ID=7754052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96191953A Expired - Lifetime CN1080497C (zh) 1995-02-15 1996-01-23 编码器

Country Status (12)

Country Link
US (1) US5995629A (zh)
EP (1) EP0809905B1 (zh)
JP (1) JP3502391B2 (zh)
KR (1) KR100318627B1 (zh)
CN (1) CN1080497C (zh)
AT (1) ATE236478T1 (zh)
DE (2) DE19505097C1 (zh)
ES (1) ES2196137T3 (zh)
IN (1) IN186606B (zh)
RU (1) RU2154912C2 (zh)
UA (1) UA53617C2 (zh)
WO (1) WO1996025813A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19622533A1 (de) * 1996-06-05 1997-12-11 Deutsche Telekom Ag Verfahren und Vorrichtung zum Laden von Inputdaten in einen Algorithmus bei der Authentikation
US7587044B2 (en) 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
US20030118190A1 (en) * 1998-05-29 2003-06-26 Siemens Aktiengesellschaft Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit
IL139935A (en) 1998-06-03 2005-06-19 Cryptography Res Inc Des and other cryptographic processes with leak minimization for smartcards and other cryptosystems
EP1926241A3 (en) 1998-06-03 2009-03-11 Cryptography Research Inc. Using unpredictable information to minimize leakage from smartcards and other cryptosystems
DE69938045T2 (de) * 1998-06-03 2009-01-15 Cryptography Research Inc., San Francisco Verwendung von unvorhersagbarer Information zur Leckminimierung von Chipkarten und anderen Kryptosystemen
DE69935913T2 (de) 1998-07-02 2008-01-10 Cryptography Research Inc., San Francisco Leckresistente aktualisierung eines indexierten kryptographischen schlüssels
JP4317607B2 (ja) * 1998-12-14 2009-08-19 株式会社日立製作所 情報処理装置、耐タンパ処理装置
US6594760B1 (en) 1998-12-21 2003-07-15 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device
IL128007A (en) * 1999-01-11 2003-02-12 Milsys Ltd Enhancements on compact logic devices and also for accelerating and securing computations in modular arithmetic especially for use in public key cryptographic co-processors designed for elliptic curve and rsa type computations
US6298135B1 (en) * 1999-04-29 2001-10-02 Motorola, Inc. Method of preventing power analysis attacks on microelectronic assemblies
DE19921633A1 (de) * 1999-05-10 2000-11-16 Deutsche Telekom Ag Verfahren zur Implementierung kryptographischer Algorithmen
FR2793904B1 (fr) * 1999-05-21 2001-07-27 St Microelectronics Sa Procede et dispositif de gestion d'un circuit electronique
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
DE59914370D1 (de) * 1999-11-03 2007-07-19 Infineon Technologies Ag Kodiervorrichtung
US6766455B1 (en) 1999-12-09 2004-07-20 Pitney Bowes Inc. System and method for preventing differential power analysis attacks (DPA) on a cryptographic device
CA2327943C (en) * 1999-12-09 2005-09-20 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device comprising an integrated circuit
EP1272973B1 (en) * 2000-04-04 2012-05-09 Nxp B.V. Output stage for a communication contact for a data carrier
US20020049910A1 (en) * 2000-07-25 2002-04-25 Salomon Allen Michael Unified trust model providing secure identification, authentication and validation of physical products and entities, and processing, storage and exchange of information
US7376235B2 (en) * 2002-04-30 2008-05-20 Microsoft Corporation Methods and systems for frustrating statistical attacks by injecting pseudo data into a data system
FR2840083A1 (fr) * 2002-05-24 2003-11-28 St Microelectronics Sa Test d'un algorithme execute par un circuit integre
FR2857804B1 (fr) * 2003-07-17 2006-05-26 Atmel Corp Procede et appareil pour lisser la consommation de courant d ans un circuit integre
EP1651969A4 (en) * 2003-07-17 2007-03-07 Atmel Corp METHOD AND DEVICE FOR SMOOTHING ELECTRICAL CONSUMPTION IN AN INTEGRATED CIRCUIT
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
US9755822B2 (en) 2013-06-19 2017-09-05 Cryptography Research, Inc. Countermeasure to power analysis attacks through time-varying impedance of power delivery networks

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR18869E (fr) * 1913-07-18 1914-07-27 Justin Ferdinand Lheyraud Coupe-circuit mécanique à déclanchement automatique
US3522374A (en) * 1966-06-17 1970-07-28 Int Standard Electric Corp Ciphering unit
US3515805A (en) * 1967-02-06 1970-06-02 Bell Telephone Labor Inc Data scrambler
US3700806A (en) * 1967-09-18 1972-10-24 Csf Key generators for cryptographic devices
US3639690A (en) * 1969-09-10 1972-02-01 Motorola Inc Digital privacy system
US3657699A (en) * 1970-06-30 1972-04-18 Ibm Multipath encoder-decoder arrangement
US4115657A (en) * 1976-11-11 1978-09-19 Datotek, Inc. Random digital code generator
DE3006717C2 (de) * 1980-02-22 1981-11-26 SIEMENS AG AAAAA, 1000 Berlin und 8000 München Umschaltbare freilaufende Verwürfler- und Entwürfleranordnung (Scrambler und Descrambler)
US4760598A (en) * 1981-07-23 1988-07-26 Racal Data Communications Inc. Coded data transmission system
JPH01114995A (ja) * 1987-10-29 1989-05-08 Toppan Printing Co Ltd Ｉｃカード
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5351292A (en) * 1989-01-26 1994-09-27 Cominvest Research Ab Method and apparatus for preventing external detection of signal information
DE3905667A1 (de) * 1989-02-24 1990-08-30 Ant Nachrichtentech Verfahren zum ver- und entschluesseln eines nachrichtenstromes
US5001756A (en) * 1989-08-11 1991-03-19 Motorola, Inc. Decryption device with variable clock
US5179570A (en) * 1991-07-19 1993-01-12 Imran Mir A Direct sequence spread spectrum communication system with self-synchronizing correlator and method
FR2698195B1 (fr) * 1992-11-19 1994-12-16 Gemplus Card Int Procédé et circuit de cryptage et d'authentification pour carte à mémoire synchrone.

Also Published As

Publication number Publication date
CN1080497C (zh) 2002-03-06
KR19980702144A (ko) 1998-07-15
US5995629A (en) 1999-11-30
ATE236478T1 (de) 2003-04-15
EP0809905A1 (de) 1997-12-03
DE19505097C1 (de) 1996-06-05
DE59610302D1 (de) 2003-05-08
RU2154912C2 (ru) 2000-08-20
JPH10504156A (ja) 1998-04-14
JP3502391B2 (ja) 2004-03-02
KR100318627B1 (ko) 2002-04-22
UA53617C2 (uk) 2003-02-17
IN186606B (zh) 2001-10-13
ES2196137T3 (es) 2003-12-16
WO1996025813A1 (de) 1996-08-22
EP0809905B1 (de) 2003-04-02

Similar Documents

Publication Publication Date Title
CN1080497C (zh) 编码器
EP0913964A2 (en) A method of and an apparatus for generating internal crypto-keys
US4058673A (en) Arrangement for ciphering and deciphering of information
US5126959A (en) Code generation control device
GB2236934A (en) Maximum length shift register sequence generator circuit
NL8403474A (nl) Verbeterd vitaal boodschapstelsel.
US5761100A (en) Period generator for semiconductor testing apparatus
SU1257688A2 (ru) Устройство дл передачи и приема информации
WO1999062196A2 (en) Write/read device for communication with transponders, having first coding means and second coding means
US3123718A (en) Knox-seith
SU1709538A1 (ru) Устройство дл мажоритарного декодировани имитостойких циклических кодов при трехкратном повторении комбинации
SU1339900A1 (ru) Устройство дл контрол равновесного кода
SU1123115A1 (ru) Устройство автоматического набора номера абонента
SU1345364A2 (ru) Способ контрол достоверности дискретной информации
SU1702433A1 (ru) Магнитное запоминающее устройство
SU1683017A1 (ru) Устройство дл формировани контрольного кода по модулю два
RU2248033C1 (ru) Преобразователь кода грея в параллельный двоичный код
SU1709368A1 (ru) Устройство сжати аналоговой информации
SU1325727A1 (ru) Устройство дл мажоритарного включени резервируемых логических блоков
RU2019047C1 (ru) Способ контроля достоверности дискретной информации
SU1239874A1 (ru) Устройство синхронизации по групповому сигналу в многоканальных системах св зи
RU2010102C1 (ru) Кодовое устройство
SU1636996A1 (ru) Генератор случайного пол
SU873437A1 (ru) Устройство дл приема информации по двум параллельным каналам св зи
SU1660004A1 (ru) Устройство для контроля микропроцессора

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AG

Effective date: 20120220

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120220

Address after: Federal Republic of Germany City, Laura Ibiza Berger

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

CX01 Expiry of patent term

Granted publication date: 20020306

EXPY Termination of patent right or utility model