RU2154912C2 - Устройство кодирования - Google Patents
Устройство кодирования Download PDFInfo
- Publication number
- RU2154912C2 RU2154912C2 RU97115454/09A RU97115454A RU2154912C2 RU 2154912 C2 RU2154912 C2 RU 2154912C2 RU 97115454/09 A RU97115454/09 A RU 97115454/09A RU 97115454 A RU97115454 A RU 97115454A RU 2154912 C2 RU2154912 C2 RU 2154912C2
- Authority
- RU
- Russia
- Prior art keywords
- output
- data
- switch
- input
- register
- Prior art date
Links
- 239000000126 substance Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 230000002045 lasting effect Effects 0.000 description 2
- 241001489106 Laccaria laccata Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Abstract
Устройство кодирования образовано блоком кодирования и включенным после него выходным регистром. Во время промежутка времени τ2 из подведенных к блоку кодирования входных данных образуют закодированные выходные данные и вписывают в выходной регистр. После истечения промежутка времени τ2 к выходному регистру больше не подводят никаких данных, причем, однако, потребление тока этого выходного регистра не должно изменяться. После этого блок кодирования создает и дальше до истечения промежутка времени τ1 выходные данные. За счет этого устройства кодирования внешний наблюдатель из потребления тока устройством кодирования не может делать никаких выводов о действительной длительности создания стоящих в выходном регистре закодированных выходных данных. 5 з.п. ф-лы, 2 ил.
Description
В системах передачи данных между двумя блоками системы, например, между таким подвижным элементом, как микросхемная карта, и стационарным элементом, как устройство считывания, в значительной степени становится все более важным, кодировать подлежащие передаче данные, так как знание переданных данных дало бы обманщику возможность манипулировать управляемым передачей данных процессом. Процесс кодирования может происходить таким образом, что сначала от одного из блоков передают данное к другому блоку, которое кодируется там посредством устройства кодирования. Закодированное данное затем передают обратно от кодирующего блока к передающему блоку. В передающем блоке закодированное данное снова декодируют, причем при таком процессе можно применять как симметричные, так и несимметричные алгоритмы, или кодировать, как в подвижном элементе, и сравнивать с принятым закодированным данным.
Названный последним способ хотя и не может использоваться для передачи любой информации, так как конечный приемник должен уже знать информацию, он однако может служить особенно преимущественным образом для подтверждения достоверности, так как подвижный элемент, который кодирует принятое данное и передает его обратно на стационарный элемент, должен таким образом доказывать, что он располагает правильным алгоритмом кодирования или соответственно правильным устройством кодирования и может себя таким образом удостоверить. Таким же образом может происходить естественно и подтверждение подлинности стационарного элемента или соответственно устройства считывания, так как только тогда, когда оба элемента располагают тем же самым устройством кодирования или соответственно тем же самым алгоритмом кодирования, закодированное в обоих элементах данное при сравнении дает в результате положительное совпадение.
Для большинства алгоритмов кодирования, в которых в приемнике снова декодируют закодированное данное, необходимы сложные вычислительные блоки, которые обычно образованы микропроцессором и специальным копроцессором, и требуют значительного времени вычисления. Гораздо более простыми являются псевдослучайные генераторы, с которыми однако может осуществляться только вышеназванный второй способ, так как кодирование входного данного такого псевдослучайного генератора не может быть отменено и таким образом в обоих элементах системы может быть произведен только процесс кодирования и сравнены друг с другом результаты обоих процессов кодирования.
В качестве входных данных для устройства кодирования обычно служат подлежащее кодированию данное, а также секретный код. Для повышения надежности однако могут привлекаться также другие данные, в частности, изменяющиеся во времени данные, как содержания счетчика, например, счетчика ошибок. Все эти входные данные перерабатывают посредством удерживаемого секретным алгоритма в закодированные выходные данные. Алгоритм при этом может быть реализован, как в примере сдвигового регистра, аппаратными средствами, например, за счет логической связи множества имеющихся в сдвиговом регистре состояний.
Так как данные в любом случае присутствуют в цифровой форме, для их кодирования необходим тактовый сигнал, который синхронизирует отдельные процессы. Из множества появляющихся в процессе кодирования импульсов тактового сигнала обманщик мог бы попытаться сделать выводы о виде процесса кодирования.
Задачей изобретения является поэтому указание устройства кодирования, в котором из тактового сигнала не может быть узнано время, необходимое для создания результата кодирования.
Эта задача решается путем устройства кодирования согласно пункту 1 формулы изобретения. Предпочтительные формы дальнейшего развития изобретения указаны в зависимых пунктах формулы изобретения.
Изобретение поясняется ниже на примере выполнения с помощью фигур. При этом на фигурах показано:
фиг. 1 - блок-схема специального соответствующего изобретению устройства кодирования и
фиг. 2 - вариант выполнения части соответствующего изобретению устройства кодирования.
фиг. 1 - блок-схема специального соответствующего изобретению устройства кодирования и
фиг. 2 - вариант выполнения части соответствующего изобретению устройства кодирования.
Фиг. 1 показывает соответствующее изобретению устройство кодирования, которое содержит в качестве центральной части блок кодирования VE. К этому блоку кодирования VE подводят входные данные E. Эти входные данные E подводят в показанном примере последовательно и состоят, например, из подлежащего кодированию входного данного, секретного кода, а также других, предпочтительно меняющихся со временем данных, как, например, актуальное состояние счетчика ошибок. Разумеется было бы также в любое время возможным подводить эти данные параллельно и логически связывать их каким-либо образом. В показанном примере блок кодирования VE образован сдвиговым регистром SR, которому придан в соответствие блок обратной связи RK. Этот блок обратной связи RK связывает определенные логические состояния внутри сдвигового регистра SR и подводит результат этой связи обратно ко входу сдвигового регистра SR, где он связывается с входными данными E, например, суммируется с ними. Сдвиговому регистру SR далее поставлен в соответствие блок вывода AK, который нелинейно связывает определенные состояния сдвигового регистра SR и подводит результат этой связи, которая может быть, например, умножением, к переключающему элементу SE, который управляется этим происходящим от блока вывода AK сигналом. Через этот переключающий элемент SE выходные данные сдвигового регистра SR подводят к выходу блока кодирования VE в качестве выходных данных A.
Сдвиговый регистр SR таким образом создает в зависимости от входных данных E и от реализации аппаратными средствами блока обратной связи RK непрерывную последовательность битов данных, из которых только некоторые, в зависимости от блока вывода AK, подводятся к выходу блока кодирования VE в качестве выходных данных A.
Эти выходные данные A подводят к первому входу переключателя S2, выход которого соединен с входом выходного регистра AR. Выход этого выходного регистра AR образует, во первых, выход устройства кодирования, а, во вторых, подведен обратно ко второму входу переключателя S2. Выходной регистр может при этом быть последовательным регистром, как, например, сдвиговый регистр, или также параллельным регистром, в котором производится запись мультиплексором. В этом выходном регистре AR выходные данные A промежуточно запоминаются и могут быть считаны только после истечения процесса кодирования. Чтобы обеспечить синхронность блока кодирования VE и выходного регистра AR, к обоим элементам соответствующего изобретению устройства кодирования подводят тактовый сигнал C1. К блоку кодирования VE тактовый сигнал C1 подводят однако через переключатель S1. Оба переключателя S1 и S2 управляются соответственно сигналом, который происходит от средств для создания длящихся определенные промежутки времени сигналов Sτ1, Sτ2. При этом переключатель S1 управляется сигналом Sτ1, который длится промежуток времени τ1. Переключатель S2 управляется сигналом Sτ2, который длится промежуток времени τ2, который лежит внутри промежутка времени τ1. Средство Z может быть предпочтительно выполнено в виде счетчика, который после достижения определенных промежутков времени τ1, τ2 выдает соответственно сигналы Sτ1, Sτ2 для приведения в действие переключателей S1, S2. К этим средствам счетчиков Z подводят для этой цели также тактовый сигнал C1.
Устройство кодирования работает следующим образом:
При включении переключатель S1 замкнут, а переключатель S2 находится в таком положении, что выход блока кодирования VE соединен с входом выходного регистра AR. Синхронно с тактовым сигналом C1 блок кодирования VE начинает создавать выходные данные A, которые записываются в выходной регистр AR через переключатель S2. После истечения промежутка времени τ2 сигнал Sτ2 изменяет свое состояние так, что переключатель S2 переключается и выход выходного регистра AR через переключатель S2 соединен с его входом. Переключатель S1 остается и далее закрытым, так как промежуток времени τ1 является больше, чем промежуток времени τ2. Блок кодирования VE создает таким образом и дальше выходные данные A, которые однако больше не вписываются в выходной регистр AR и тем самым не вносят вклада в закодированное слово данных. Вместо этого данные в выходном регистре AR сдвигаются по кругу. После истечения промежутка времени τ1 состояние сигнала Sτ1 изменяется так, что переключатель S1 открывается и блок кодирования VE больше не получает тактового сигнала и таким образом больше не может создавать выходные данные A.
При включении переключатель S1 замкнут, а переключатель S2 находится в таком положении, что выход блока кодирования VE соединен с входом выходного регистра AR. Синхронно с тактовым сигналом C1 блок кодирования VE начинает создавать выходные данные A, которые записываются в выходной регистр AR через переключатель S2. После истечения промежутка времени τ2 сигнал Sτ2 изменяет свое состояние так, что переключатель S2 переключается и выход выходного регистра AR через переключатель S2 соединен с его входом. Переключатель S1 остается и далее закрытым, так как промежуток времени τ1 является больше, чем промежуток времени τ2. Блок кодирования VE создает таким образом и дальше выходные данные A, которые однако больше не вписываются в выходной регистр AR и тем самым не вносят вклада в закодированное слово данных. Вместо этого данные в выходном регистре AR сдвигаются по кругу. После истечения промежутка времени τ1 состояние сигнала Sτ1 изменяется так, что переключатель S1 открывается и блок кодирования VE больше не получает тактового сигнала и таким образом больше не может создавать выходные данные A.
Наблюдатель этого процесса кодирования может снаружи только измерять потребление тока содержащей устройство кодирования полупроводниковой микросхемы и отсюда делать выводы о длительности процесса кодирования. Так как, однако, тактовый сигнал C1 подводится к устройству кодирования дольше, чем длится собственно процесс кодирования, и токопотребление выходного регистра также не прекращается, поскольку также к нему подводят и дальше тактовые сигналы, и таким образом данные сдвигаются по кругу, определение длительности действительного процесса кодирования не является возможным.
Значения промежутков времени τ1 и τ2 могут запоминаться в нетеряемом при отключении питания накопителе, который может также содержаться наряду с устройством кодирования в полупроводниковой микросхеме, и которые соответственно загружаются к началу процесса кодирования в счетчик Z. Наряду с подведенным к блоку кодирования VE секретным кодом они представляют собой секретные данные устройства кодирования и с помощью подходящих мер безопасности не должны быть доступными снаружи.
Было бы также возможным подводить к счетчику Z третий промежуток времени, причем промежуток времени τ2 начинает течь только после третьего промежутка времени после начала первого промежутка времени τ1.
На фиг. 2 представлена альтернатива представленному на фиг. 1 выходному регистру AR в соединении с переключателем S2. Выходной регистр AR при этом разделен на множество частей AR1 ... ARn, которым поставлено в соответствие по выключателю U1 ... Un. При этом выходное данное A блока кодирования VE подводят к первому входу первого переключателя U1, причем выход этого первого переключателя U1 соединен с входом первой части выходного регистра AR1. Выходом первой части выходного регистра AR1 соединен, во первых, с первым входом второго переключателя U2 и, во вторых, со вторым входом первого переключателя U1. Одинаковым образом соединены остальные переключатели U2 ... Un и части выходного регистра AR2 ... ARn. Выход части выходного регистра ARn образует выход всего выходного регистра. К каждому из переключателей U1 ... Un подведен длящийся второй промежуток времени τ2 сигнал Sτ2. Кроме того, к каждому из выходных регистров AR1 ... ARn подведен тактовый сигнал C1. При этом варианте выходного регистра все содержание этого выходного регистра сдвигается не через весь регистр, а только через отдельные части. В экстремальном случае речь может идти только об одном единственном бите, так что последовательность стоящего в выходном регистре закодированного выходного данного больше не изменяется также после истечения второго промежутка времени τ2.
Выходной регистр AR должен быть выполнен в представленных на фиг. 1 и 2 случаях в виде сдвиговых регистров, однако это выполнение выходных регистров не является обязательным для реализации лежащего в основе изобретения замысла. Основным условием является только то, чтобы потребление тока выходного регистра также после истечения второго промежутка времени τ2 не менялось, так что наблюдатель извне не может распознать, с какого времени в выходной регистр больше не записываются никакие данные.
На фиг. 2 представлена альтернатива представленному на фиг. 1 выходному регистру AR в соединении с переключателем S2. Выходной регистр AR при этом разделен на множество частей AR1 ... ARn, которым поставлено в соответствие по выключателю U1 ... Un. При этом выходное данное A блока кодирования VE подводят к первому входу первого переключателя U1, причем выход этого первого переключателя U1 соединен с входом первой части выходного регистра AR1. Выходом первой части выходного регистра AR1 соединен, во первых, с первым входом второго переключателя U2 и, во вторых, со вторым входом первого переключателя U1. Одинаковым образом соединены остальные переключатели U2 ... Un и части выходного регистра AR2 ... ARn. Выход части выходного регистра ARn образует выход всего выходного регистра. К каждому из переключателей U1 ... Un подведен длящийся второй промежуток времени τ2 сигнал Sτ2. Кроме того, к каждому из выходных регистров AR1 ... ARn подведен тактовый сигнал C1. При этом варианте выходного регистра все содержание этого выходного регистра сдвигается не через весь регистр, а только через отдельные части. В экстремальном случае речь может идти только об одном единственном бите, так что последовательность стоящего в выходном регистре закодированного выходного данного больше не изменяется также после истечения второго промежутка времени τ2.
Выходной регистр AR должен быть выполнен в представленных на фиг. 1 и 2 случаях в виде сдвиговых регистров, однако это выполнение выходных регистров не является обязательным для реализации лежащего в основе изобретения замысла. Основным условием является только то, чтобы потребление тока выходного регистра также после истечения второго промежутка времени τ2 не менялось, так что наблюдатель извне не может распознать, с какого времени в выходной регистр больше не записываются никакие данные.
Claims (6)
1. Устройство кодирования, содержащее блок кодирования VE, который включает, по меньшей мере, один вход данных и, по меньшей мере, один выход данных, а также тактовый вход, который через первый переключатель S1 может нагружаться тактовым сигналом С1, отличающееся тем, что предусмотрены выходной регистр AR, который содержит один вход данных и один выход данных, а также тактовый вход, который может нагружаться тактовым сигналом С1, причем выход данных блока кодирования VE соединен с входом данных выходного регистра AR через второй переключатель S2, а также средства Z для создания первого промежутка времени t1 и второго промежутка времени t2, которые управляют первым переключателем S1 или соответственно вторым переключателем S2, причем второй промежуток времени t2 лежит внутри первого промежутка времени t1, а во время первого промежутка времени t1 управляемый тактом тактового сигнала С1 блок кодирования VE создает из входных данных Е выходные данные А, и во время второго промежутка времени t2 эти выходные данные Е передаются от блока кодирования VE через второй переключатель S2 в выходной регистр AR.
2. Устройство кодирования по п.1, отличающееся тем, что средства Z для создания первого и второго промежутков времени τ1, τ2 образованы регулируемым счетчиком, снабженным тактовым входом, нагружаемым тактовым сигналом С1.
3. Устройство кодирования по п.1 или 2, отличающееся тем, что выходной регистр AR выполнен в виде сдвигового регистра, что второй переключатель S2 является переключателем с двумя входами и одним выходом, и что выход данных выходного регистра AR соединен со вторым входом переключателя S2.
4. Устройство кодирования по п.3, отличающееся тем, что сдвиговый регистр разделен на множество частей сдвигового регистра AR1 ... ARn, что каждой части сдвигового регистра AR1 ... ARn придан в соответствие переключатель U1 . . . Un, выход которого соединен со входом, второй вход которого соединен с выходом блока сдвигового регистра A1 ... A1n, и первый вход соединен с выходом включенного перед ним блока сдвигового регистра или соответственно блока кодирования VE, причем каждый переключатель U1 ... Un управляется средствами Z создания промежутков времени.
5. Устройство кодирования по любому из предыдущих пунктов, отличающееся тем, что блок кодирования VE является охваченным обратной связью сдвиговым регистром SP с приданным ему нелинейным блоком вывода AK.
6. Устройство кодирования по любому из предыдущих пунктов, отличающееся тем, что выходной регистр не может считываться преждевременно.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19505097A DE19505097C1 (de) | 1995-02-15 | 1995-02-15 | Verschlüsselungsvorrichtung |
DE19505097.5 | 1995-02-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU97115454A RU97115454A (ru) | 1999-07-20 |
RU2154912C2 true RU2154912C2 (ru) | 2000-08-20 |
Family
ID=7754052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU97115454/09A RU2154912C2 (ru) | 1995-02-15 | 1996-01-23 | Устройство кодирования |
Country Status (12)
Country | Link |
---|---|
US (1) | US5995629A (ru) |
EP (1) | EP0809905B1 (ru) |
JP (1) | JP3502391B2 (ru) |
KR (1) | KR100318627B1 (ru) |
CN (1) | CN1080497C (ru) |
AT (1) | ATE236478T1 (ru) |
DE (2) | DE19505097C1 (ru) |
ES (1) | ES2196137T3 (ru) |
IN (1) | IN186606B (ru) |
RU (1) | RU2154912C2 (ru) |
UA (1) | UA53617C2 (ru) |
WO (1) | WO1996025813A1 (ru) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19622533A1 (de) * | 1996-06-05 | 1997-12-11 | Deutsche Telekom Ag | Verfahren und Vorrichtung zum Laden von Inputdaten in einen Algorithmus bei der Authentikation |
US7587044B2 (en) | 1998-01-02 | 2009-09-08 | Cryptography Research, Inc. | Differential power analysis method and apparatus |
FR2776410B1 (fr) * | 1998-03-20 | 2002-11-15 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
US20030118190A1 (en) * | 1998-05-29 | 2003-06-26 | Siemens Aktiengesellschaft | Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit |
IL139935A (en) | 1998-06-03 | 2005-06-19 | Cryptography Res Inc | Des and other cryptographic processes with leak minimization for smartcards and other cryptosystems |
EP1926241A3 (en) | 1998-06-03 | 2009-03-11 | Cryptography Research Inc. | Using unpredictable information to minimize leakage from smartcards and other cryptosystems |
DE69938045T2 (de) * | 1998-06-03 | 2009-01-15 | Cryptography Research Inc., San Francisco | Verwendung von unvorhersagbarer Information zur Leckminimierung von Chipkarten und anderen Kryptosystemen |
DE69935913T2 (de) | 1998-07-02 | 2008-01-10 | Cryptography Research Inc., San Francisco | Leckresistente aktualisierung eines indexierten kryptographischen schlüssels |
JP4317607B2 (ja) * | 1998-12-14 | 2009-08-19 | 株式会社日立製作所 | 情報処理装置、耐タンパ処理装置 |
US6594760B1 (en) | 1998-12-21 | 2003-07-15 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device |
IL128007A (en) * | 1999-01-11 | 2003-02-12 | Milsys Ltd | Enhancements on compact logic devices and also for accelerating and securing computations in modular arithmetic especially for use in public key cryptographic co-processors designed for elliptic curve and rsa type computations |
US6298135B1 (en) * | 1999-04-29 | 2001-10-02 | Motorola, Inc. | Method of preventing power analysis attacks on microelectronic assemblies |
DE19921633A1 (de) * | 1999-05-10 | 2000-11-16 | Deutsche Telekom Ag | Verfahren zur Implementierung kryptographischer Algorithmen |
FR2793904B1 (fr) * | 1999-05-21 | 2001-07-27 | St Microelectronics Sa | Procede et dispositif de gestion d'un circuit electronique |
US6419159B1 (en) * | 1999-06-14 | 2002-07-16 | Microsoft Corporation | Integrated circuit device with power analysis protection circuitry |
DE59914370D1 (de) * | 1999-11-03 | 2007-07-19 | Infineon Technologies Ag | Kodiervorrichtung |
US6766455B1 (en) | 1999-12-09 | 2004-07-20 | Pitney Bowes Inc. | System and method for preventing differential power analysis attacks (DPA) on a cryptographic device |
CA2327943C (en) * | 1999-12-09 | 2005-09-20 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device comprising an integrated circuit |
EP1272973B1 (en) * | 2000-04-04 | 2012-05-09 | Nxp B.V. | Output stage for a communication contact for a data carrier |
US20020049910A1 (en) * | 2000-07-25 | 2002-04-25 | Salomon Allen Michael | Unified trust model providing secure identification, authentication and validation of physical products and entities, and processing, storage and exchange of information |
US7376235B2 (en) * | 2002-04-30 | 2008-05-20 | Microsoft Corporation | Methods and systems for frustrating statistical attacks by injecting pseudo data into a data system |
FR2840083A1 (fr) * | 2002-05-24 | 2003-11-28 | St Microelectronics Sa | Test d'un algorithme execute par un circuit integre |
FR2857804B1 (fr) * | 2003-07-17 | 2006-05-26 | Atmel Corp | Procede et appareil pour lisser la consommation de courant d ans un circuit integre |
EP1651969A4 (en) * | 2003-07-17 | 2007-03-07 | Atmel Corp | METHOD AND DEVICE FOR SMOOTHING ELECTRICAL CONSUMPTION IN AN INTEGRATED CIRCUIT |
US8334705B1 (en) | 2011-10-27 | 2012-12-18 | Certicom Corp. | Analog circuitry to conceal activity of logic circuitry |
US8635467B2 (en) | 2011-10-27 | 2014-01-21 | Certicom Corp. | Integrated circuit with logic circuitry and multiple concealing circuits |
US9755822B2 (en) | 2013-06-19 | 2017-09-05 | Cryptography Research, Inc. | Countermeasure to power analysis attacks through time-varying impedance of power delivery networks |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR18869E (fr) * | 1913-07-18 | 1914-07-27 | Justin Ferdinand Lheyraud | Coupe-circuit mécanique à déclanchement automatique |
US3522374A (en) * | 1966-06-17 | 1970-07-28 | Int Standard Electric Corp | Ciphering unit |
US3515805A (en) * | 1967-02-06 | 1970-06-02 | Bell Telephone Labor Inc | Data scrambler |
US3700806A (en) * | 1967-09-18 | 1972-10-24 | Csf | Key generators for cryptographic devices |
US3639690A (en) * | 1969-09-10 | 1972-02-01 | Motorola Inc | Digital privacy system |
US3657699A (en) * | 1970-06-30 | 1972-04-18 | Ibm | Multipath encoder-decoder arrangement |
US4115657A (en) * | 1976-11-11 | 1978-09-19 | Datotek, Inc. | Random digital code generator |
DE3006717C2 (de) * | 1980-02-22 | 1981-11-26 | SIEMENS AG AAAAA, 1000 Berlin und 8000 München | Umschaltbare freilaufende Verwürfler- und Entwürfleranordnung (Scrambler und Descrambler) |
US4760598A (en) * | 1981-07-23 | 1988-07-26 | Racal Data Communications Inc. | Coded data transmission system |
JPH01114995A (ja) * | 1987-10-29 | 1989-05-08 | Toppan Printing Co Ltd | Icカード |
FR2638869B1 (fr) * | 1988-11-10 | 1990-12-21 | Sgs Thomson Microelectronics | Dispositif de securite contre la detection non autorisee de donnees protegees |
US5351292A (en) * | 1989-01-26 | 1994-09-27 | Cominvest Research Ab | Method and apparatus for preventing external detection of signal information |
DE3905667A1 (de) * | 1989-02-24 | 1990-08-30 | Ant Nachrichtentech | Verfahren zum ver- und entschluesseln eines nachrichtenstromes |
US5001756A (en) * | 1989-08-11 | 1991-03-19 | Motorola, Inc. | Decryption device with variable clock |
US5179570A (en) * | 1991-07-19 | 1993-01-12 | Imran Mir A | Direct sequence spread spectrum communication system with self-synchronizing correlator and method |
FR2698195B1 (fr) * | 1992-11-19 | 1994-12-16 | Gemplus Card Int | Procédé et circuit de cryptage et d'authentification pour carte à mémoire synchrone. |
-
1995
- 1995-02-15 DE DE19505097A patent/DE19505097C1/de not_active Expired - Fee Related
-
1996
- 1996-01-23 EP EP96900841A patent/EP0809905B1/de not_active Expired - Lifetime
- 1996-01-23 ES ES96900841T patent/ES2196137T3/es not_active Expired - Lifetime
- 1996-01-23 AT AT96900841T patent/ATE236478T1/de not_active IP Right Cessation
- 1996-01-23 RU RU97115454/09A patent/RU2154912C2/ru active
- 1996-01-23 UA UA97073759A patent/UA53617C2/ru unknown
- 1996-01-23 JP JP52456096A patent/JP3502391B2/ja not_active Expired - Lifetime
- 1996-01-23 KR KR1019970705539A patent/KR100318627B1/ko not_active IP Right Cessation
- 1996-01-23 DE DE59610302T patent/DE59610302D1/de not_active Expired - Lifetime
- 1996-01-23 CN CN96191953A patent/CN1080497C/zh not_active Expired - Lifetime
- 1996-01-23 WO PCT/DE1996/000094 patent/WO1996025813A1/de active IP Right Grant
- 1996-01-30 IN IN149CA1996 patent/IN186606B/en unknown
-
1997
- 1997-08-15 US US08/911,676 patent/US5995629A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1080497C (zh) | 2002-03-06 |
KR19980702144A (ko) | 1998-07-15 |
CN1174641A (zh) | 1998-02-25 |
US5995629A (en) | 1999-11-30 |
ATE236478T1 (de) | 2003-04-15 |
EP0809905A1 (de) | 1997-12-03 |
DE19505097C1 (de) | 1996-06-05 |
DE59610302D1 (de) | 2003-05-08 |
JPH10504156A (ja) | 1998-04-14 |
JP3502391B2 (ja) | 2004-03-02 |
KR100318627B1 (ko) | 2002-04-22 |
UA53617C2 (ru) | 2003-02-17 |
IN186606B (ru) | 2001-10-13 |
ES2196137T3 (es) | 2003-12-16 |
WO1996025813A1 (de) | 1996-08-22 |
EP0809905B1 (de) | 2003-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2154912C2 (ru) | Устройство кодирования | |
RU97115454A (ru) | Устройство кодирования | |
US4021646A (en) | Up/down counter with a tracking 5/6 input circuit | |
SU1401475A1 (ru) | Устройство дл формировани нелинейных рекуррентных последовательностей дискретных сигналов | |
SU1257688A2 (ru) | Устройство дл передачи и приема информации | |
SU1325727A1 (ru) | Устройство дл мажоритарного включени резервируемых логических блоков | |
SU1709538A1 (ru) | Устройство дл мажоритарного декодировани имитостойких циклических кодов при трехкратном повторении комбинации | |
SU1134943A1 (ru) | Устройство дл функционального контрол вычислительных машин | |
SU411484A1 (ru) | ||
SU1539816A1 (ru) | Устройство дл сокращени избыточности дискретной информации | |
RU2010323C1 (ru) | Устройство для статистического моделирования состояния объекта испытаний | |
SU1180900A1 (ru) | Устройство дл контрол состо ни цифровых объектов | |
SU851410A1 (ru) | Устройство дл контрол цифровыхОб'ЕКТОВ | |
SU1594560A1 (ru) | Устройство дл моделировани системы св зи | |
SU1077050A1 (ru) | Устройство дл мажоритарного декодировани двоичных кодов | |
SU436452A1 (ru) | Селектор асинхронных сигналов | |
SU1242961A1 (ru) | Устройство дл контрол сумматоров | |
SU1443745A1 (ru) | Многоканальное устройство дл формировани импульсных последовательностей | |
SU1698902A1 (ru) | Адаптивное устройство дл приема информации с рассредоточенных объектов | |
RU2082216C1 (ru) | Устройство для коррекции шкалы времени | |
SU1615769A1 (ru) | Устройство дл приема информации | |
SU1392587A1 (ru) | Устройство дл тренировки и контрол оперативной пам ти оператора | |
SU1646055A1 (ru) | Преобразователь перемещени в код | |
SU834847A1 (ru) | Генератор пачек импульсов | |
SU898431A1 (ru) | Микропрограммное устройство управлени |