SU1242961A1 - Устройство дл контрол сумматоров - Google Patents

Устройство дл контрол сумматоров Download PDF

Info

Publication number
SU1242961A1
SU1242961A1 SU833664940A SU3664940A SU1242961A1 SU 1242961 A1 SU1242961 A1 SU 1242961A1 SU 833664940 A SU833664940 A SU 833664940A SU 3664940 A SU3664940 A SU 3664940A SU 1242961 A1 SU1242961 A1 SU 1242961A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
inputs
input
output
adder
Prior art date
Application number
SU833664940A
Other languages
English (en)
Inventor
Валерий Иванович Финаев
Владимир Николаевич Горбиков
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU833664940A priority Critical patent/SU1242961A1/ru
Application granted granted Critical
Publication of SU1242961A1 publication Critical patent/SU1242961A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

Изобретение относитс  к системам и средствам автоматического контрол  функциональных элементов и устройств импульсной техники. Цель - уменьшение времени контрол . Устройство содержит два регистра сдвига, две группы сумматоров по модулю два, счетчик, дешифратор, группу элементов ИЛИ, два триггера, группу триггеров , генератор тактовых импульсов. 1 ил. 5 табл. о 4 to О)

Description

11
Изобретение отн-оситс  к системам и средствам автоматического контрол  функциональных элементов и устройств импульсной техники и находит широкое применение дл  контрол  надежности функционировани  последовательно соединенной цепи сумматоров-.
Цель изобретени  состоит в уменьшении времени контрол .
На чертеже приведена функциональна  схема предлагаемого устройства.
Устройство содержит вход 1 запуска , первый триггер 2, счетчик 3, второй триггер 4, группу 5 триггеров, входы 6 задани  фиксированного кода, первьш регистр 7 сдвига, входы 8 задани  фиксированного кода,, второй регистр 9 сдвига, генератор 10 тактовых импульсовJ сумматоры 11, контролируемый , сумматор 12, первую 13 и вторую 14 группы сумматоров по модулю два, блок 15 сравнени , дешиф-с ратор 16, элемент ИЛИ 17, группу 18 элементов ИЛИ, контрольные выходы 19 и выход 20 результата контрол .
В табл. 1 соединений первого регистра 7 сдвига (Х. и Х- (,4) обозначают соответственно пр мой i-й и инверсный i-й выходы регистра 7; (,15) - соответствующий вход разр дов первого слагаемого контролируемого сумматора 12; Ъ (1 1,15) - соответствующий вход разр дов второго слагаемого контролируемого сумматора 12, причем пример приведен дл  случа  контрол  цепи последовательно соединенных п тнадцати сумматоров 1 1 .
В табл. 2 соединений второго регистра 9 сдвига у и у. (i,4) обозначают соответственно пр мой и ин- вареный i-e выходы регистра 9, и d. (,15) - соответственно вторы входы первого 13 и второго 14 сумматоров по модулю два..
В табл. 3 и 4 сигналов первого 7 и второго 9 регистров сдвига приведены временные-диаграммы изменений сигналов на выходах указанных регистров по тактам, задаваемым генератором 10 тактовых импульсов.
Временные диаграммы (табл. 5) содержат следующие обозначени : 1-й такт - такт, задаваемый генератором 10 тактовых импульсов- А - множе- ство сигналов на входах разр дов первого слагаемого сумматоров 1Ь ;. Ь. е в - множество сигналов на вторых
0
«1
входах разр дов второго слагаемого сумматоров р. е Р - множество сигналов на выходах поразр дного ле- реноса сумматоров 1 Ь ; е S - множество сигналов на выходах разр дов сумм сумматоров 11, -.
Устройство дл  контрол  сумматоров работает следующим образом.
По входу 1 производитс  -запуск, устройства. В этом случае импульс с входа 1 перебрасывает триггер 2 в . . единичное .состо ние, а также сбрасывает в нулевые состо ни  счетчик 3, второй триггер 4 и триггеры группы 5. 5 Потенциал с выхода триггера 2 запускает генератор 10 тактовых импульсов, который подает тактовые сигналы на тактовые входы первого 7 и второго 9 регистров сдвига.
Алгоритм работы устройства контрол  . су мматоров строитс  на свойствах кольцевых кодов, например четырехразр дного кольцевого кода, который имеет вид: ... 1111011001010000 ....
Возьмем два частных кольца ... . . .00001 1 . . . и . . .1 10100Ш. . ,.
При этом каждое из частных колец дает половину всевозможных четырехразр дных комбинаций, причем разные кольц.з не содержат одинаковых комбинаций .
Применим частные кольца дл  конт- - рол  сумматоров. Рассмотрим возможный вариант. Пусть соответственно на вхо- де разр дов первого слагаемого а , .входе разр дов второго слагаемого Ъ, входе переноса Р , выходе переноса Р и выходе . суммы S первого сумматора 1 формируютс  следующие последова.- тельности:
а,
5
0
0
0
5
I
Ъ, РО
Р,
Я
lOllOiOO
00101101
01111000
00111100
11100001
При этом законы формировани  следующие Р а а Р V Ь Р , S . Аналогично возможно сформировать следующие последовательности выходах сумматоров 11.Ej 00101101 Ъ 01001011 Р 00011110 РЗ 00001111 Зз 011П000
а 01001011 Ъ5 11010010.
Очевидно достоинство применени  кольцевых кодов дл  контрол  сумматоров базируетс  на том, что последовательность сигналов на выходах сумматора 1Ij отличаетс  от последовательности сигналов сумматора 1Ц только временным сдвигом на один такт . Кроме того, втора  половина последовательности  вл етс  инверсией первой, что позвол ет генерировать требуемые последовательности сигналов четырехразр дным регистром сдвига, Проверку любого числа сумматоров можно производить за восемь тактов,
Исход  из изложенного, дл  орга- низации процесса контрол  имеем следующие начальные услови : по первой группе входов 6 фиксированного кода в первый регистр 7 сдвига заноситс  кодова  комбинаци  0010, по второй группе входов 8 фиксированного кода во второй регистр сдвига .заноситс  код 1110. Причем данные кодовые комбинации занос тс  до подачи сигнала по входу 1,
образом, если все сумматоры 11 исправны, то- на выходах сумматоров 13 и 14 по модулю два за восемь тактов - нулевые потенциалы. Тогда счетчик 3 досчитывает до трех, дешифратор 16 дешифрирует это состо ние , потенциал с его выхода перево-. дит второй триггер 4 в единичное состо ние, а также через элемент ИЛИ i 7 переводит триггер 2 в нулевое состо ние и останавливает генератор 10, Сигнал на выходе 20 результата контрол  говорит об исправности всех сумматоров контролируемого сумматора 12, Если в одном из сумматоров 11 есть неисправность, то она определ етс , так как в этом случае с выходо
2429614
сумматоров 11 и второго регистра 9 различны. Тогда на выходе соответствующего сумматора 13, или по модулю два присутствует потенциал, ко- 5 торьш через элемент ИЛИ 18 перебрасывает триггер 5 в e щничнoe состо ние . Сигнал на контрольном выходе 19,- говорит о том, что i-й сумматор I 1у в контролиру емом сумматоре 12 неис10 правен. Кроме того, потенциал с выхода элемента ИЛИ I8 через элемент ИЛИ 17 переводит триггер 2 в единичное состо ние, что приводит к остановке генератора 10,
J5 В известном устройстве при выходе из стро  цепи сумматоров необходимо затратить врем  на контроль сумматоров Tjj, врем  на поиск неисправного сумматора Т и врем  ремонта Тр .
20 В предлагаемом устройстве врем  поиска неисправного сумматора TH, значительно меньше. Необходимо, например , проконтролировать только выходы сумм и переноса неисправного
25 сумматора, найденного за врем  Т, т,е. ..Т . Тогда эффективность предлагаемого устройства определ етс формулой
э 3jc±Itii - -Tp
,

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  суммато- ррв, содержащее первый регистр сдвига , первую и вторую группы сумматоров по модулю два, отличающее- с   тем, что, с целью уменьшени  времени контрол , в него введены второй регистр сдвига, счетчик, дешифратор , группа элементов ИЛИ, первый и второй триггеры, генератор тактовых импульсов, группа триггеров, причем группа информационных входов первого регистра сдвига  вл етс  первой группой входов задани  фиксированного кода устройства, тактовые входы первого и второго регистров сдвига соединены с выходом генератора тактовых импульсов, вход пуска которого соединен с выходом первого триггера, входы сброса первого и второго триггеров и счетчика соединены с входом запуска устройства, группа информационных входов второго регистра  вл етс  второй группой входов заани  фиксированного кода устройста , пр мой выход i-ro разр да первого регистра сдвига () соединен
    51
    с входами (i, i+8)-x разр дов первого слагаемого контролируемого сумматора и с входами (1+6)-го разр да второго слагаемого контролируемого сумматора, инверсный выход i-ro разр да первого регистра сдвига соединен с входом (i+4, i+12)-x разр дов первого слагаемого контролируемого сумматора и входами (1+2, 1+10)-х разр дов второго слагаемого контролируемого сумматора, -инверсный вьгход старшего разр да первого регистра сдвига соединен с последовательным информационным входом первого регистра , выходы 1-го разр да суммы контролируемого сумматора соединены с первым входом 1-го сумматора по модулю два первой группы, 1-й вход поразр дного перенрса контр1олируемого сумматора соединен с первым входом 1-го сумматора по модулю два второй группы, выходы 1тх сумматоров по мо- дулю два первой и второй групп соединены с соответствующими входами 1-го элемента ИЛИ группы, выход которого соединен с 1-м входом элемен2429616
    та. ШШ и установочным входом 1-го триггера группы, выходы триггеров . группы  вл ютс  контрольными выходами устройства, зз.ыход элемента ИЛИ 5 соединен с установочным входом первого триггера., пр мые выходы разр дов второго регистра сдвига соединены с вторыми входами (1, 1+8)-х сумматоров по модулю два первой группы
    10 и (1+3, i+ll)-x сумматоров по модулю два второй группы, инверсные выходы разр дов второго регистра сдчи- га соединены с вторы 4и входами (1+4, 1+12)-х сумматоров по модулю два
    15 первой группы и (1+7)-го сумматора по модулю два второй группы, инверсный выход старшего разр да второго регистра сдвига соединен с информационным входом второго регистра сдви20 га и счетным входом счетчика, выходы которого соединены с входами дешифратора , выход которого соединен с (п+1)-м входом элемента-ИЛИ И установочным входом второго триггера.,
    25 выход которого  вл етс  выходом результата контрол  устройства. Т а б л и- ц а 1
    Т а б л и ц а 2
    ТаблицаЗ
    Т а б л и ц а 5
SU833664940A 1983-11-21 1983-11-21 Устройство дл контрол сумматоров SU1242961A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833664940A SU1242961A1 (ru) 1983-11-21 1983-11-21 Устройство дл контрол сумматоров

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833664940A SU1242961A1 (ru) 1983-11-21 1983-11-21 Устройство дл контрол сумматоров

Publications (1)

Publication Number Publication Date
SU1242961A1 true SU1242961A1 (ru) 1986-07-07

Family

ID=21090012

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833664940A SU1242961A1 (ru) 1983-11-21 1983-11-21 Устройство дл контрол сумматоров

Country Status (1)

Country Link
SU (1) SU1242961A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 510716, кл. G 06 F 11/00, 1976. Авторское свидетельство СССР № 500527, кл. G 06 F 11/00, 1976. Авторское свидетельство СССР № 483673, кл. G 06 F 11/10, 1975. *

Similar Documents

Publication Publication Date Title
SU1242961A1 (ru) Устройство дл контрол сумматоров
SU679984A1 (ru) Устройство дл контрол регистра сдвига
SU1010717A1 (ru) Генератор псевдослучайных последовательностей
RU2022332C1 (ru) Генератор дискретных ортогональных сигналов
RU94001388A (ru) Генератор n-значной псевдослучайной последовательности
SU1310898A1 (ru) Запоминающее устройство
SU1151960A1 (ru) Микропрограммное устройство управлени
RU1789985C (ru) Устройство дл идентификации аналоговых сигналов
SU1649547A1 (ru) Сигнатурный анализатор
SU1150737A2 (ru) Генератор последовательности импульсов
SU485437A1 (ru) Генератор циклов
SU928345A2 (ru) Дискретный умножитель частоты следовани импульсов
SU1005285A2 (ru) Устройство дл умножени частоты следовани периодических импульсов
SU871163A1 (ru) Генератор псевдослучайных последовательностей дес тичных чисел
SU1251303A1 (ru) Генератор псевдослучайных последовательностей
SU842974A1 (ru) Способ контрол магнитных накопителейС зАпиСью СигНАлА пО дВуМ уРОВН М
SU1487153A1 (ru) Генератор псевдослучайных чисел
SU388288A1 (ru) Всесоюзная
RU1805471C (ru) Устройство дл контрол логических блоков
SU890399A1 (ru) Мажоритарное устройство
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный
SU1471193A1 (ru) Устройство дл контрол оптимальных Р-кодов Фибоначчи
SU1383363A1 (ru) Сигнатурный анализатор
RU1817106C (ru) Устройство дл определени разности множеств
SU1089581A1 (ru) Устройство дл контрол обработки двоичной информации