SU1310898A1

SU1310898A1 - Запоминающее устройство

Info

Publication number: SU1310898A1
Application number: SU864002696A
Authority: SU
Inventors: Ярослав Николаевич Николайчук; Лидия Мирославовна Курылив
Original assignee: Ивано-Франковский Институт Нефти И Газа
Priority date: 1986-01-06
Filing date: 1986-01-06
Publication date: 1987-05-15

Abstract

Изобретение относитс к вычислительной технике, предназначено дл накоплени и выдачи информации и может быть использовано в регистраторах. Цель изобретени - повышение надежности устройства. Устройство содержит блок 1 пам ти, коммутатор 2, генератор 3 импульсов, селектор 4, триггер 5, счетчик 6, группу триггеров 7, мультиплексоры 8. Блок Г пам ти содержит регистры 9 и триггеры 10, образующие совместно с триггерами 7 и мультиплексорами 8 каналы устройства . Считывание и дешифраци информации , накопленной в одном из каналов устройства, осуществл етс за один цикл работы путем отключени вхрда выбранного канала блока 1 нам ти от входа устройства и соединени его с выходом генератора 3 имиульсов, который генерирует за один цикл импульсов, где к - число информационных разр дов регистра 9. В результате этого в конце цикла считывани информации из блока 1 иам ти в счетчике 6 фиксируетс дeцJифpoвaнftый двоично-дес тичный или двоичный код состо ни регистра 9, а в последнем восстанавливаетс исходный код ранее накопленной информации. 1 3. и. ф-лы, 1 ил. ю (Л со ч о оо со 00

Description

1

1310898

Изобретение относитс к вычислительной технике, предназначено дл накоплени и выдачи информации и может быть использовано в регистраторах.

Цель изобретени - повышение надежности устройства.

На чертеже представлена структурна схема предлагаемого запоминаюил,его устройства .

Устройство содержит блок 1 пам ти, коммутатор 2, генератор 3 импульсов, селектор 4, триггер 5, счетчик 6, группу триггеров 7, мультиплексоры 8.

Блок 1 пам ти содержит регистры 9 и триггеры 10, образующие совместно с триггерами 7 и мультиплексорами 8 каналы устройства . Устройство также содержит элементы разв зки, например диоды 11.

Селектор 4 в простейшем случае может представл ть собой накопительный конденсатор с временем разр да, пропорциональным времени прохождени кодовой последовательности 100...0.

Запоминаюш,ее устройство работает следующим образом.

В начальном положении триггер 5, счетчик 6 и регистры 9 наход тс в нулевом состо нии , а триггеры 7 и 10 - в единичном состо нии . Импульсы входной информации подаютс на соответствующие входы мультиплексоров 8, с выходов которых поступают на синхровходы регистров 9, где суммируютс в реальном масштабе времени.

Дл считывани информации, накопленной в одном из каналов устройства, на вход соответствующего триггера 7 подаетс сигнал , который переводит триггер 7 в нулевое состо ние. При этом переключаетс мультиплексор 8 соответствующего канала блока 1 пам ти. Сигнал «1 с инверсного выхода триггера 7 подаетс на управл ющий вход коммутатора 2 и через диод 11 на вход генератора 3 импульсов, разреша его работу. Генератор 3 вырабатывает пачку (2к-1) импульсов, которые через соответ- ствуюиХий мультиплексор 8 подаютс на син- хровход регистра 9 считываемого канала блока 1 пам ти и одновременно поступают на вход счетчика 6 (к - число информационных разр дов регистра 9).

В процессе рекуррентных сдвигов кода в регистре 9 через коммутатор 2 на вход селектора 4 поступает полна кольцева последовательность рекуррентного кода, фаза которого соответствует числу импульсов, накопленных в регистре 9. При этом сигнал начала работы счетчика 6 будет сформирован на выходе селектора 4, который срабатывает при прохождении через него конца рекуррентной последовательности, например кода с максимальным числом нулей 100...0. Выходной сигнал селектора 4 перебрасывает триггер 5 в единичное состо ние, который своим инверсным выходом снимает запрет

с входа сброса счетчика 6, разреша его работу.

Таким образом, в конце цикла считывани информации в соответствующем регистре 9 устанавливаетс исходный код накоп- ленной информации, а в счетчике б - дешифрованный код накопленного в регистре 9 числа импульсов. В конце цикла считывани и дешифрации информации, накопленной в одном из регистров 9 блока 1 пам ти, сиг0 нал с выхода генератора импульсов 3 устанавливает соответствующий триггер 7 в единичное состо ние, что приводит к переключению соответствующего мультиплексора 8 в режим накоплени входной информа ции. После считывани информации с выходов устройства триггер 5 сигналом сброса перебрасываетс в нулевое состо ние, что приводит к сбросу счетчика 6 в нулевое состо ние и запрету его работы в начале следующего цикла работы устройства. В пос0 ледующих циклах работа устройства происходит аналогичным образом.

Claims

Формула изобретени

5 1- Запоминающее устройство, содержащее счетчик, генератор импульсов, селектор, коммутатор и блок пам ти, информационные выходы которого подключены к информационным входам коммутатора, выход которого подключен к входу селектора, первый

0 выход генератора импульсов соединен со счетным входом счетчика, выходы разр дов которого вл ютс информационными выходами устройства, отличающеес тем, что, с целью повышени надежности устройства, в него введены мультиплексоры, группа триг5 геров, триггер и элементы разв зки, одни из выводов которых подключены к инверсным выходам триггеров группы, а другие выводы - к входу генератора импульсов, второй выход которого соединен с входами

0 асинхронной установки в «О триггеров группы, входы асинхронной установки в «1 которых вл ютс входами выборки устройства , выход селектора подключен к входу асинхронной установки в «О триггера, вход асинхронной установки в «:1 которого в5 л етс входом сброса устройства, инверсный выход триггера соединен с входом сброса счетчика, пр мые выходы триггеров группы подключены к первым управл ющим входам соответствующих мультиплексоров, инверсные выходы триггеров группы соединены с вторыми управл ющими входами соответствующих мультиплексоров и с соответствующими управл ющими входами коммутатора , первые информационные входы мультиплексоров вл ютс информационными

5 входами устройства, вторые информационные входы мультиплексоров соединены с первым выходом генератора импульсов, выходы мультиплексоров подключены к соот0

ветствующим информационным входам блока пам ти, вход начальной установки которого вл етс установочным входом устройства .
2. Устройство по п. 1, отличающеес тем, что блок пам ти содержит регистры и триггеры , пр мые выходы которых подключены к информационным входам соответствующих регистров, выходы которых вл ютс

информационными выходами блока и соединены с входами синхронной установки в «1 соответствующих триггеров, входы синхронной установки в «О которых соединены с синхровходами соответствующих регистров и вл ютс информационными входами блока, входы асинхронной установки в «О триггеров соединены и вл ютс входом начальной установки блока.