RU1789985C - Устройство дл идентификации аналоговых сигналов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в средствах идентификации аналоговых сигналов, поступающих на вход устройства от различных объектов управлени , а также в средствах контрол , диагностировани  и отладки систем. Цель изобретени  - расширение области применени  устройства. Поставленна  цель достигаетс  путем дополнительного введени  в известное устройство дл  идентификации аналоговых сигналов шифратора, группы блоков пам ти, второй группы узлов сравнени , первого и второго элементов задержки, первого и второго триггеров отключени , первого и второго элементов ЙЛИ-НЕ, первого и второго элементов И, элемента ИЛИ, а также соответствующих св зей между ними. Положительный эффект от использовани  за вл емого решени  заключаетс  в значительном выигрыше в объеме пам ти. Кроме того, за вл емое устройство существенно расшир ет область применени  прототипа нэ класс систем, йсполТзую щйх более сложные сигналы. 6 ил. in С

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в средствах идентификации аналоговых сигналов, поступающих на вход устройства от различных объектов управлени , а также в средствах контрол , диагностировани  и отладки систем.

Целью изобретени   вл етс  расширение области применени  устройства.

На фиг. 1 представлена функциональна  схема устройства дл  идентификации аналоговых сигналов; на фиг. 2, 3, 4 - временные диаграммы функционировани  устройства; на фиг. 5,6- примеры кодировани  блоков пам ти предлагаемого устройства и прототипа.

УстройствЪ дл  идентификации знало: говых сигналов содержит блок пам ти 1, счетчик 2, первую группу узлов сравнени  3, группу Счетчиков 4, шифратор 5, группу пам ти 6, вторую группу узлов сравнени  устройств 7, аналого-цифровой преобразователь 8, регистр 9, триггер пуска 10, генератор синхроимпульсов 11, счетчик тактов 12, счетчик адреса 13, выходной регистр 14, первый 15 и второй 16 элементы задержки, триггер останова 17, первый 18 и второй 19 триггеры отключени , первый 20 и второй 21 элементы ИЛИ-НЕ, элемент ИЛИ 22, первый 23 и второй 24 элементы И, информационный вход 25, вход пуска 26, выход результата идентификации 27, выход останова 28, первый 29 и второй 30 выходы отключени .

Х|

00

ю ю

00

ел

Назначение основных функциональных элементов устройства дл  идентификации бинарных последовательностей состоит в следующем.

Блок пам ти 1 служит дл  хранени  и выдачи информации - эталонных фрагментов аналоговой последовательности.

Счетчик 2 служит дл  адресации блока

па м т а Ьа ,-/:. .... .

Н|ерва  группа узлов сравнени  3 служит Дл  сравнени  фрагментов аналогового сигнала, поступающего на вход устройства с эталонными фрагментами, хран щимис  в блоке 1. .. -. г . . : /

Группа счетчиков 4 предназначена дл  подсчета количества совпадений значений аналогового сигнала, поступающего на вход 25 устройства в контрольных точках со значени ми аналогового сигнала в контрольных точках хран щимис  в блоке пам ти 1.

Шифратор 5 служит дл  выдачи на входы группы сравнивающих устройств цифровой последовательности характеризующей какой из фрагментов пришел на вход устройства , j Ч

Группа блоков пам ти 6 предназначена дл  хранений и выдачи эталонных кодов последовательностей фрагментов аналогового сигнала..

Втора  группа узлов сравнени  7 предназначена дл  выдачи информации о результатах сравнени  кодов фрагментов.

Аналого-цифровой преобразователь 8 предназначен дл  преобразовани  аналогового сигнала в двоичный код.

Регистр 9 предназначен дл  записи и выдачи на входы группы сумматоров по модулю два значений аналогового сигнала в контрольных точках.

Триггер пуска 10 предназначен дл  пуска и останова устройства.

Генератор синхроимпульсов 11 предназначен дл  синхронизации работы устройства . ;:Г;1 ;Г-... ......

Счетчик тактов 12 предназначен дл  подсчёта тактовых импульсов, поступающих с выхода генератора синхроимпульсов .,::}..;;;Л. ;

Счетчик адреса 13 предназначен дл  адресации группы блоков пам ти 6.

Выходной регистр 14 предназначен дл  записи и выдачи пользователю устройством информации о результатах идентификации.

Триггер 17 предназначен дли выдачи информации пользователю устройством об окончании идентификации.

Первый 18 и второй 19 триггеры отключени  предназначены дл  выдачи информации пользователю устройством о причинах отключени  устройства.

Первый 15 и второй 16 элементы задержки , первый 20 и второй 21 элементы ИЛИ- НЕ, элемент ИЛИ 22, первый 23 и второй 24 элементы И предназначены дл  управлени 

работой устройства.

Принцип действи  устройства дл  идентификации аналоговых сигналов заключаетс  в следующем.

В блоке пам ти 1 записаны все возможные коды фрагментов аналоговых последовательностей . В каждой микрокоманде записаны значени  аналогового сигнала в контрольные моменты времени. В каждой микрокоманде записаны значени  в конт5 рольной точке всех возможных фрагментов. Это дает возможность производить идентификацию параллельно по всем фрагментам, что значительно увеличивает быстродействие устройства. Пример прошивки показан

0 на фиг. 5(а). В каждом блоке пам ти хран тс  последовательности кодов фрагментов.из которых состоит аналоговый сигнал. В каждой микрокоманде хранитс  код одного фрагмента . Пример прошивки показан на фиг,

5 5(6).

В начальный момент времени счетчик 2, группа счетчиков 4, триггер пуска 10 наход тс  в состо нии О, а счетчик тактов 12, счетчик адреса 13, выходной регистр 14,

0 триггер останова 17, первый 18 и второй 19 триггеры отключени  - в произвольно состо нии .

При приходе аналогового сигнала на вход 25 устройства на вход 26 подаетс  зди5 ничный сигнал. Цепь подачи сигнала на вход 26 условно не показана, По этому сигналу устанавливаютс  в состо ние О счегчик тактов 12, счетчик адреса 13, выходной регистр 14, триггер останова 17, первый 18 м

0 второй 19 триггеры отключени  к устанавливаетс  в состо ние 1 триггер пуска 10 (фиг. 2). Единичный сигнал с выхода триггера пуска 10 поступает на вход генератора синх роимпульсов 11 и включает его.

5 Аналоговый сигнал в аналого-цифровом преобразователе 8 преобразуетс  в двоичный код и с группы выходов его поступает на группу информационных входов регистра 9.

0 По первому синхроимпульсу с выхода 11.1 генератора синхроимпульсов 11 в регистр 9 записываетс  значение аналогового сигнала в первой контрольной точке первого фрагмента. С группы выходов регистра 9

5 значени  аналогового сигнала поступает на группу первых входов первой группы узлов сравнени . Так как счетчик 2 находитс  в это врем  в состо нии О, то на выходах блока пам ти 1 присутствует перва  микрокоманда со значени ми аналогового сигнала фрагментов в первой контрольной точке. Эталонные значени  с выходов блока пам ти 1 поступают на вторые группы входов первой группы узлов сравнени  3. В первой группе узлов сравнени  3 происходит сравнение 5 эталонных значений со значением аналогового сигнала, поступившего на вход устройства . На выходах тех узлов 3, где значени  эталонного и действительного значений аналогового сигнала сравнились, по витс  10 единичный сигнал и поступит на разрешающие входы группы счетчиков А.

По синхроимпульсу с выхода 11.2 генератора синхроимпульсов 11 по переднему фронту синхроимпульса произойдет пере- 15 адресаци  счетчиков из группы счетчиков 4, на разрешающих входах которых присутствовал единичный сигнал, а по заднему фронту синхроимпульса произойдет переадресаци  счетчика 2 и на выходах посто м- 20 ногр запоминающего устройства 1 по витс  втора  микрокоманда.

Синхроимпульс с выхода 11.3 генератора синхроимпульсов 11 переадресует счетчик тактов 12 по переднему .фронту 25 импульса. Далее процесс циклически повтор етс . Количество минициклов будет определ тьс  разр дностью счетчика 2, счетчика тактов 12 и счетчиков группы счетчиков 4,

Разр дность счетчика 2, счетчика так- 30 тов 12 и счетчиков группы 4 определ етс  максимальным количеством контрольных точек во фрагментах аналогового сигнала, т.е. количеством микрокоманд блока пам ти 1.35

Последний миницикл будет происходить следующим образом,

Вначале процесс будет происходить аналогично описанному, но по приходе синхроимпульса с выхода 11.2 генератора син- 40 хроимпульсов 11 на счетные входы группы счетчиков 4 по витс  единичный сигнал на выходе переполнени  того счетчика, где сравнение произошло по всем контрольным точкам. Этот единичный сигнал поступает 45 на один из входов шифратора 5, на группе выходов которого по вл етс  кодовое значение фрагмента, с которым произошло сравнение по всем контрольным точкам. Это кодовое значение поступает на группы 50 первых входов второй группы узлов 7.

Так как счетчик адреса 13 в этот момент времени находитс  в состо ний О, то на выходах группы блоков пам ти 6 наход тс  первые значени  первых фрагментов знало- 55 говых сигналов, Эти кодовые значени  поступают на вторые группы входов второй группы узлов сравнени .

По синхроимпульсу с выхода 11.3 генератора синхроимпульсов 11 происходит переадресаци  счетчика тактов 12, а так как его разр дность также определ етс  количеством минициклов, то на выходе переполнени  счетчика тактов 12 по вл етс  сигнал переполнени , а счетчик переходит в состо ние О. Втора  группа узлов сравнени  7 производит сравнение эталонных кодовых значений фрагментов аналоговых сигналов и кода сигнала, поступившего на вход устройства . Результаты сравнени  с инверсных выходов второй группы узлов 7 поступают на информационные входы выходного регистра 14 и записываютс  в него по переднему фронту импульса с выхода переполнени  счетчика тактов 12, а по заднему фронту этого же импульса переадресуетс  счетчик адреса 13.

В тех узлах сравнени , в которых произошло несравнение, на инверсных выходах по вл етс  единичный сигнал, который записываетс  в выходной регистр 14. На инверсном выходе же выходного регистра 14 по вл етс  нулевой сигнал, который подаетс  на его разрешающий вход и запрещает прохождение сигналов по этому входу.

Единичный сигнал с выхода переполнени  счетчика тактов 12 также поступает на первый элемент задержки 15 и, пройд  через него, устанавливает в О счетчики группы счетчиков 4. Врем  задержки r3is будет определ тьс  временем срабатывани  выходного регистра 14, второго элемента ИЛИ-НЕ 21, второго элемента И 24, элемента ИЛИ 22 и триггера пуска 10. После этого цикл повтор етс  снова.

Количество циклов будет определ тьс  максимальным количеством фрагментов аналогового сигнала в последовательности фрагментов. Этим же определ етс  и разр дность счетчика адреса 13.

В последнем цикле по приходе импульса с выхода переполнени  счетчика тактов 12 на вход счетчика адреса 13 на выходе переполнени  счетчика адреса 13 по витс  единичный сигнал, который поступает на вход триггера останова 17 и устанавливает его в состо ние 1. Единица на выходе триггера останова 17 дает информацию пользователю устройством об окончании идентификации. Единичный сигнал с выхода переполнени  счетчика адреса 13 также поступает на вход второго элемента задержки 16 (врем  задержки Г316 должно быть больше г315) и с его выхода на выход элемента ИЛИ 22. Единичный сигнал с выхода элемента ИЛИ 22 поступает на вход установки в ноль счетчика 2, обнул ет его и поступает на вход установки в ноль триггера пуска 10, обнул ет его и осуществл ет останов устройства. Информаци  о результатах идентификации снимаетс  с инверсных выходов выходного регистра 14 и поступает на выход 27 устройства. В том случае, если во врем  работы устройства по окончании ми- ницикла ни на одном из выходов переполнени  группы счетчиков 4 на по вилс  единичный сигнал (фиг, 2), что свидетельствует о том, что фрагмент, прошедший на вход устройства, не сравнилс  ни с одним из хран щихс  в посто нном запоминающем устройстве 1, то на выходе первого элемента ИЛИ-НЕ 20 по витс  единичный сигнал, который поступит на вход первого элемента И 23. С выхода первого элемента задержки 15 поступает на второй вход первого элемента И 23 единичный сигнал и на выходе его по витс  единичный сигнал, который устанавлизает первый триггер отключени  18 в состо ние 1 и, пройд  через элемент ИЛИ 22, обнул ет счетчик 2, и триггер пуска 10 производит останов устройства ,

- - Случай, когда происходит несравнение кодов фрагментов, показан на фиг. 4.

В данном устройстве временные характеристики генератора синхроимпульсов выбираютс  следующим образом. Временной

интервал между первым синхроимпульсом и вторым должно быть больше суммарного времени срабатывани  регистра 9 Тд и первой группы узлов сравнени  Зз1. Временной интервал между вторым и третьим синхроимпульсами должен быть больше суммарного времени срабатывани  группы счетчиков 4Т41, шифратора 5 т$ и второй группы узлов сравнени  7 т/.

Claims (1)

1. Формула изоб р ё тени  Устройство дл  идентификации аналоговых сигналов, содержащее блок посто нной пам ти, счетчик, первую группу узлов сравнени , группу счетчиков, триггер пуска, генератор синхроимпульсов, аналого-циф- ровой преобразователь, регистр, счетчик тактов, счетчик адреса, выходной регистр, триггер останова,, причем группа выходов счетчика соединена с группой входов посто нного запоминающего устройства, группы выходов которого соединены с первыми группами входов.узлов сравнени  первой группы, выходы которых соединены с разрешающими входами счетчиков группы, выходы аналого-цифрового преобразовател  соединены с группой информационных входов регистра, группа выходов которого соединена с вторыми группами входов узлов сравнени  первой группы, выход триггера пуска соединен с входом запуска генератора синхроимпульсов, первый выход которого соединен с синхровходом регистра, второй выход генератора синхроимпульсов соединен со счетным входом счетчика и со счетными входами счетчиков группы, трети# выход генератора синхроимпульсов соединен со счетным входом счетчика тактов, выход переполнени  которого соединён со счётным входом счетчика адреса и синхровходом выходного регистра, выход перепол- нени  счетчика адреса соединен с единичным входом триггера останова, инверсные выходы выходного регистра соединены с разрешающими входами выходного регистра, отличающеес  тем, что, с

   целью расширени  области применени , устройство содержит шифратор, группу блоков пам ти, вторую группу узлов сравнени , первый и второй элементы задержки, первый и второй триггеры отключени , первый и второй элементы ИЛИ-НЕ, первый и второй элементы И, элемент ИЛИ, причем выходы переполнени  счетчиков группы соединены с входами шифратора, группа выходов которого соединена с первыми группами входов узлов сравнени  второй группы, группа выходов счетчика адреса соединена с группами входов блоков пам ти группы, группы выходов которых соединены с вторыми группами входов узлов сравнени  второй группы, инверсные выходы которых соединены с информационными входами выходного регистра, выход переполнени  счетчика тактов соединен с входом первого элемента задержки, выход которого соединен с входами установки в О счетчиков группы, выход переполнени  счетчика адреса соединен с входом второго элемента задержки, выходы переполнени  счетчиков группы соединены с входами первого элемента ИЛИ-НЕ, инверсные выходы выходного регистра соединены с входами второго элемента ИЛИ-НЕ, выход первого элемента задержки соединен с первыми

   входами первого и второго элементов И, выход первого элемента ИЛИ-НЕ соединен с вторым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ и единичным входом первого триггера отключени , выход второго элемента ИЛИ-НЕ соединен с вторым входом

   второго элемента И, выход которого соединен с вторым входом элемента ИЛИ и с единичным входом второго триггера отключени , выход второго элемента задержки соединен с третьим входом элемента ИЛИ, выход которого соединен с входами установки в О счетчика и триггера пуска, группа входов ан а лого-Цифрового преобразовател   вл етс  группой информационных входов устройства, единичный вход триггера пуска и входы установки в 0й счетчика тактов, счетФиг .1

   чика адреса, выходного регистра. первого и второго триггеров отключени  и триггера останова подключены к входам запуска устройства , группа инверсных выходов выходного регистра  вл етс  группой выходов результата идентификации устройства, выход триггера останова шл етс  выходом признака окончани  идег тификации устройства; выходы первого и второго триггеров отключени   вл ютс  соответственно первым и вторым выходами отключени  устройства.

   27

   3866Ш