SU1499438A2 - Устройство дл формировани кодовых последовательностей - Google Patents

Abstract

Изобретение может быть использовано при обработке информации в системах автоматической обработки данных. С целью расширени  функциональных возможностей за счет формировани  сигнала, в котором отражаетс  контрольна  сумма сигналов на выходах N каналов 21 формировани  кодов, в устройство дл  формировани  кодовых последовательностей ввод тс  N+1 канал 24 формировани  кодов и блок 27 сумматоров по модулю два. Устройство также содержит генератор 1 импульсов, триггеры 2, 13, элемент И 3, 14, делитель 4 частоты, элемент 5 задержки, счетчики 6, 8, 15 импульсов, блок 7 сравнени , блоки 9, 16 пам ти, демультиплексор 10, элемент НЕ 11, формирователи 12, 18 коротких импульсов, регистр 17, элементы ИЛИ 19, 20. Привод тс  примеры выполнени  каналов 21, 24 формировани  кодов. 1 ил.

Description

(

со

со

4: О5

00

3149

Изобретение относитс  к импульс- нон технике, может быть использовано при обработке информации в системах автоматической обработки данных и  вл етс  усовершенствованием устройства по авт. св. № 1231584.

Целью изобретени   вл етс  расширение функдаовальных возможностей за счет формировани  сигнала, в котором отражаетс  контрольна  сумма сигналов на выходах п каналов формировани  кодов .

На чертеже представлена структурна  схема устройства дл  формировани  кодовь к последовательностей. .

Устройство содержит генератор 1 и myльcoв, D-триггёр 2, первый эле- мент И 3, делитель 4 частоты, элемент 5 задержки, первый счетчик 6 импуль- сов, блок 7 сравнени , второй счетчик 8 импульсов, первый блок 9 пам ти, демультиплексор 10, элемент НЕ 11, первьй формирователь 12 коротких импульсов , RS-триггер 13, второй эле- мент И 14, третий счетчик 15 импульсов , второй блок 16 пам ти, регистр 17, второй формирователь 18 коротких импульсов, первый элемент ИЛИ 19. второй элемент И 20, п каналов 21 формировани  кодов, каждый из каналов 21 содержит Т-триггер 22, синхро1щзируе- мьй D-триггер 23, ()-й канал 24 формировани  кодов, содержащий Т- триггер 25 и D-триггер 26, блок 27 сумматоров по модулю два, содержащий сумматор 28 по модулю два и сумматор 29 по модулю два, причем выход генератора 1 соединен с первым входом элемента И 3, второй вход которого соединек с выходом D-триггера 2, выход элемента И 3 .соединен с первым .входом элемента И 14 и, входом делител  4 ча(:тоты, установочный вход которого соединен с установочными вхо- дами счетчика 6, счетчика 15 и шиной установочного состо ни , выход делител  4 частоты соединен с входом элемента 5 задержки, выход которого соединен с счетным входом счетчика 6 и первыми входами п каналов формировани  кодов, информационные выходы счетчика 6 соединены с первыми входами блока 7 сравнени , вторые входы которого соединены с выходами блока 9 пам ти, адресные входы блока 9 пам ти соединены с выходами счетчика 8, счетный вход которого соединен с инверсным выходом RS-триггера 13,

O

5

0 5 0 д 0 с

0

384

пр мой выход которого соединен с вторцм входом элемента И 14, выход которого соединен с счетным входом счетчика 15, выходы которого соединены с адресными входами блока 16 пам ти, информационные выходы которого соединены с входами регистра 17, выходы которого соединены с адресными входами демультиплексора 10, выходы которого соединены с вторыми входами п каналов 21 формировани  кодов, управл ющий вход демультиплексора 10 соединен с выходом блока 7 сравнени  и через последовательно соединенные элементы НЕ 11 и формирователь коротких импульсов 12 с S-входом RS-триггера 13, R-вход которого соединен с выходом элемента ИЛИ 19, первый вход которого соединен с R-входом счетчика 8, первым входом элемента ИЛИ 20, третьими входами п каналов 21 формировани  кодов и шиной Сброс, второй вход элемента ИЛИ 19 соединен с вто- . рым входом элемента ИЛИ 20 и выходом формировател  18 коротких импульсов, вход которого соединен с управл ющим выходом блока 16 пам ти, выход второго элемента ИЛИ 20 соединен с R- входом регистра 17, выходы п каналов 21 формировани  кодов  вл ютс  BBIXO- дами устройства, первый и третий входы (п+1)-го канала 24 формировани  кодов объединены соответственно с первыми и третьими входами п каналов 21 формировани  кодов, а второй вкод соединен с выходом элемента И 14, ВЫХОДЫ п каналов 21 соединены с группой входов блока 27 сумматоров по модулю два, выход (п+1)-го канала 24 формировани  кодов соединен с первым входом блока 27 сумматоров по модулю два, а выход блока 27 сумматоров по модулю два  вл етс  выходом устройства .

Устройство работает следующим образом.

Перед пуском устройства сигналом Сброс сбрасываютс  в ноль счетчик 8, регистр 17 номера канала, каналы 21 и канал 24, RS-триггер 13. Одновременно сигнал Установка в 1 устанавливает все триггеры счетчиков 6 и 15 в единичное состо ние. По окончании установки счетчика 8 в нулевое состо ние на дешифратор блока 9 -пам ти поступает код адреса 000...00 и на вторые входы блока 7 сравнени 

(код номера такта).

Импульс запуска, поступающий на вход установки D-триггера 2 запуска, устанав;п-гвает его в единичное состо ние , разреша  прохож/ ение и тульсов с генератора 1 через элемент И 3 на вход элемента И 14 и через делитель

леднем коде каждой группы единичное значение и нулевое значение в других кодах. Этот признак окончани  груп- пы кодов считываетс  с заправл ющего выхода блока 16 пам ти. Из блока 16 пам ти через регистр 17 считываютс  коды номеров каналов на адресный вход

4 частоты на вход элемента 5 задерж- ю демультиплексора 10,обеспечива  послеледнем коде каждой группы единичное значение и нулевое значение в других кодах. Этот признак окончани  груп- пы кодов считываетс  с заправл ющего выхода блока 16 пам ти. Из блока 16 пам ти через регистр 17 считываютс  коды номеров каналов на адресный вход

ки, с выхода которого задержанные импульсы одновременно поступают на входную шину канала 21 и на счетньш .вход счетчика 6.

Первый импульс с элемента 5 задержки , поступающий на счетный вход счётчика 6, переводит все его триггеры в нулевое состо ние. Код состо ни  с m выходов 000...00 счетчика 6 подаетс  на первые входы блока 7 сравнени . На вторые входы блока 7 сравнени  поступает код, считываемый с выходов первого блока 9 пам ти по адресу, формируемому счетчиком 8,

довательно установку в единичное с то ние Т-триггера 22 в каналах 2

Одновременно с поступлением из блока 16 пам ти на вход регистра

15 последнего кода номера канала гру код признака 1 поступает на вхо формировател  18, с выхода которо короткий импульс поступает через мент ИЛИ 19 на R-вход RS-триггера

20 и через элемент ШИ 20 на вход С регистра 17. RS-триггер 13 устана ливаетс  в единичное состо ние, о печива  остановку счетчика 15 и ф мирование нового кода адреса на в

.В блоке 9 хранитс  последовательность ходах счетчика 8, соответственно

расположенных по возрастанию кодов номеров тактов (кодов времени, исключа  код времени нуль), в которых должны переключатьс  выходы каналов 21. Блок 7 сравнени  уменьшает значение кода номера такта на единицу младшего разр да и сравнивает полученный результат с кодом счетчика 6. При совпадении сравниваемых кодов сигнал логического нул  в выхода блока 7 сравнени  поступает на инвертирующий вход управлени  демультиплексора 10 и через элемент НЕ 11 на формирователь 12, с выхода которого сформированньш короткий импульс поступает на S-вход RS-триггера 13, при этом он устанавливаетс  в единичное состо ние. С пр мого выхода RS-триггера 13 единичный потенциал

обеспечива  считывание из блока 9 пам ти кода числа времени 000...02 (код номера такта) на вторые входы блока 7 сравнени  до момента поступ- 30 лени  второго импульса на счетный вход счетчика 6. Второй импульс поступает одновременно на счетный вход счетчика 6, на выходах которого формируетс  код состо ни  000...01, и на объединенные входы каналов 21 (на входы синхронизации D-триггеррв 23) м начинаетс  фop п poвaниe кодовых последовательностей в каналах 21 либо в одном канале, если в блоке 16 пам ти вместо первой группы кодов номеров каналов записан один код номера канала с признаком 1. Окончание формировани  кодовых последовательностей в каналах (канале) 21 нас35

40

разрешает прохождение непосредствен- 45 тупает, если после поступлени  оче- но импульсов генератора 1 импульсов редкого импульса на вход счетчика 6 с выхода элемента И 3 на счетный вход начинает поступать логический О счетчика 15, формирующего последова- инвертируклций информационны.й вход

демультиплексора 10, и на его а,црес- ный вход поступают группы кодов (код) номеров каналов 21, повтор кхцих (пов:тельность кодов адресов на адресных входах второго блока 16 пам ти. Во втором блоке 16 пам ти хран тс  груп50

пы кодов номеров каналов, переключаемых в заданных тактах. Кажда  группа взаимооднозначно соответствует номеру такта переключени , записанному в первом блоке 9 пам ти. В группе коды номеров каналов перечисл ютс  в произвольном пор дке. Код номера канала содержит также дополнительный

довательно установку в единичное сое- то ние Т-триггера 22 в каналах 21,

Одновременно с поступлением из блока 16 пам ти на вход регистра 17

последнего кода номера канала группы код признака 1 поступает на вход формировател  18, с выхода которого короткий импульс поступает через элемент ИЛИ 19 на R-вход RS-триггера 13

и через элемент ШИ 20 на вход Сброс регистра 17. RS-триггер 13 устанавливаетс  в единичное состо ние, обеспечива  остановку счетчика 15 и формирование нового кода адреса на выходах счетчика 8, соответственно

обеспечива  считывание из блока 9 пам ти кода числа времени 000...02 (код номера такта) на вторые входы блока 7 сравнени  до момента поступ- лени  второго импульса на счетный вход счетчика 6. Второй импульс поступает одновременно на счетный вход счетчика 6, на выходах которого формируетс  код состо ни  000...01, и на объединенные входы каналов 21 (на входы синхронизации D-триггеррв 23) м начинаетс  фop п poвaниe кодовых последовательностей в каналах 21 либо в одном канале, если в блоке 16 пам ти вместо первой группы кодов номеров каналов записан один код номера канала с признаком 1. Окончание формировани  кодовых последовательностей в каналах (канале) 21 нас

тор ющий) предьцдущую группу кодов (код) номеров каналов, а затем поступает последующий импульс в соответ- ствующие каналы 21, на вход синхрош - ,зации D-триггеров 23.

С выхода элемента И 14 импульсы поступают также на второй вход дополнительного канала 24 формировани  К.О-

Г

дов (на Т-вход Т триггера 25), Каждый импульс соответствует одному коду группы кодов цомеров каналов, переключающихс  в начале следуклцего такта. Таким образом, на такте, предШествукщем такту переключени , Т-триггер канала 24 инвертирует свое состо ние столько раз, сколько каналов станет измен ть свой выход. Учитыва , что начальные состо ни  всех выходов устройства, как и состо ние Т- и D-триггеров 25 и 26 канала 24 равны нулю, то состо ние Т триггера 25 предсказывает своим нулевым или единичным значением соответственно четное или нечетное количество единиц на выходах каналов 21 в последующем такте переключени , С началом такта переключени  значение с.выхода Т-триггера 25 принимаетс  в D- триггер 26 канала 24, а с его выхода поступает на первый вход сумматора

28по модулю два блока 27,. на второй вход которого поступает результат свертки по модулю два с сумматора

29на выходах каналов 21, Этот результат определ етс  блоком 27 и равен нулю или единице соответственно при четном и нечетном количестве единиц в коде на выходах каналов 21, Су .шатор 28 по модулю два сравнивает поступающие иа его входы значени  и

при их несовпадении свидетельствует

единичным значени м о неправильной работе устройства. При правильной работе устройства сравниваемые значени  совпада от и выход сумматора 28 по модулю два принимает кулевое значение , которое поступает на выход устройства.

Работа устройства прекращаетс  после того, как логическа 

Ч

m+1-ro выхода счетчика 6 поступит на вход синхронизации D-триггера 2 и он сброситс  в О,

Claims (1)

1. Формула изобретени 

   Устройство дл  формировани  кодовых последовательностей,по авт, ев, № 1231584, отличающеес  тем, что, с целью расширени  функциональных возможностей, в нег о введен блок сумматоров по модулю два и (п+1)-й канал формировани  кодов,

   первьй и третий входы которого объединены соответственно с первыми и третьими входами п каналов формировани  кодов, а второй &ход соединен с.выходом второго элемента И, выход

   (п+1)го канала формировани  кодов соединен с первым входом блока сумматоров по модулю два, вторые входы которого соединены с выxoдa ш п каналов формировани  кодор.