SU1656674A1

SU1656674A1 - Формирователь сетки частот

Info

Publication number: SU1656674A1
Application number: SU884628930A
Authority: SU
Inventors: Анатолий Васильевич Ходаков
Original assignee: Предприятие П/Я А-1836
Priority date: 1988-12-30
Filing date: 1988-12-30
Publication date: 1991-06-15

Abstract

Изобретение может быть использовано дл управлени импульсными устройствами, в синхронизаторах, цифровых управл ющих системах . Цель изобретени - расширение функциональных возможностей - достигаетс путем формировани как четных, так и нечетных частот относительно опорной частоты, котора достигаетс соединением второго выхода блока 2 сравнени кодов через вентиль 8 с входом 10 межгрупповых переносов счетного блока 1 Вентиль 8 закрываетс при определенном (среднем ) номере групп кодов, начина с которого группы кодов используютс дл формировани частот, кратных выходной частоте делител 4 частоты (не кратно основной частоте счетного блока 1), путем взаимной синхронизации от блока 5 синхронизации выходной частоты делител 4 частоты и частот на выходе анализатора 7 адреса, а также регистра 6. На выходах дешифратора 3 с номерами меньше среднего номера формируютс четные частоты относительно опорной частоты , а на выходах регистра 6 - частоты. кратные частоте на выходе делител 4 частоты , т.е. частоты, нечетные относительно опорной частоты.2 ил 00

Description

Изобретение относитс к импульсной технике , предназначено дл управлени импульсным устройством, лазерными системами и может быть использовано в синхронизаторах , цифровых управл ющих и вычислительных системах.

Цель изобретени - расширение функциональных возможностей за счет формировани как четных, так и нечетных частот относительно опорной частоты,

На фиг.1 представлена функциональна схема формировател сетки частот: на фиг.2 - функциональна схема счетного блока, вариант .

Формирователь сетки частот (см. фиг.1) содержит счетный блок 1, блок 2 сравнени кодов, дешифратор 3, делитель 4 частоты, блок 5 синхронизации, регистр 6, анализатор 7 адреса, вентиль 8.

Входнам шина 9 соединена с тактовыми входами счетного блока 1 и делител 4 частоты, выход переполнени которого соединен с входами предустановки блока 5 синхронизации и регистра 6, входы установки которого соединены с первой группой выходов дешифратора 3, адресные входы которого соединены с адресными выходами счетного блока 1, с адресными входами блока 2 сравнени кодов и с входами анализатора 7 адреса, выход которого соединен с входом запуска блока 5 синхронизации и с первым входом вентил 8, выход которого соединен с входом 10 межгрупповых переносов счетного блока 1, выходы 11 параллельных групп разр дов которого соединены с входами сравнени блока 2 сравнени кодов, первый выход которого соединен со стробирующим входом дешиф- ратораЗ ис входом 12 сброса параллельных групп разр дов блока 1,выход 13 межгруппоО ;СЛ О О XI ,Ј. i

i

вого переноса которого соединен с тактовым входом блока 2 сравнени кодов, второй выход которого соединен с вторым входом вентил 8. Выход блока 5 синхронизации соединен с входом 14 межгрупповых переносов счетного блока 1, вход 15 предустановки которого соединен с входом предустановки делител 4 частоты и с шиной 16 начальной установки . Втора группа выходов дешифратора 3 Ёл етс первой выходной шиной 17. Выходы регистра 6 вл ютс второй выходной шиной 18.

Счетный блок 1 (см. фиг.2) содержит счетчик 19 адреса, блок 20 оперативной пам ти , счетчик 21 параллельных групп разр дов , триггер 22, элемент И-НЕ 23.

Выходы счетчика 19 соединены с адресными входами блока 20 и вл ютс адресными выходами счетного блока 1. Выход переполнени счетчика 19 соединен с первым входом установки триггера 22, второй вход установки которого вл етс входом 14 межгрупповых переносов счетного блока 1. Тактовый вход счетчика 19 соединен с входом разрешени записи блока 20, с входом записи счетчика 21, с первым входом элемента И-НЕ 23 и вл етс тактовым входом счетного блока 1. Информационные входы блока 20 соединены с выходами счетчика 21, счетный вход которого соединен с тактовым входом триггера 22, с выходом элемента И-НЕ 23 и вл етс выходом 13 счетного блока 1. Выходы блока 20 соединены с информационными входами счетчика 21 и вл ютс выходами 11 счетного блока 1, Второй вход элемента И-НЕ 23 соединен с пр мым выходом триггера 22, информационный вход которого вл етс входом 10 счетного блока

1.Вход предустановки счетчика 19 вл етс входом 15 счетного блока 1. Вход предустановки счетчика 21 вл етс входом 12 счетного блока 1.

Блок 2 сравнени кодов (см. фиг. 1) содержит блок 24 пам ти, цифровой компаратор 25, формирователь 26 импульсов по длительности .

Адресные входы блока24 пам ти вл ютс адресными входами блока 2. Выходы блока 24 пам ти соединены с первой группой входов цифрового компаратора 25, втора группа входов которого вл етс входами сравнени блока

2.Выход цифрового компаратора 25 соединен с информационным входом формировател 26 и вл етс вторым выходом блока 2. Тактовый вход формировател 26 вл етс тактовым входом блока 2, а выход вл етс первым выходом блока 2.

Блок 5 синхронизации (см. фиг. 1) содержит триггер 27. выход которого соединен с входом формировател 28 импульсов, выход

которого вл етс выходом блока 5. Вход установки триггера 27 вл етс входом запуска блока 5. Вход предустановки триггера 27 вл етс входом предустановки блока 5.

Устройство работает следующим образом .

При поступлении на входную шину 9 синхрочастоты счетный блок 1 выдает, на адресные выходы последовательность кодов,

0 определ емую коэффициентом пересчета счетчика 19 (см. фиг. 2) и способом кодировани , его состо ни , и счетчик 4, включенный дели- лителем частоты, на выходе переполнени выдает импульсы поделенной на его коэффи5 циент пересчета синхрочастоты, Импульсы с выхода переполнени делител 4 поддерживают в исходном состо нии триггер 27 блока 5 и регистр 6. Счетчик 19 перебирает адреса блока 20, информаци по каждому из кото0 рых в каждом периоде синхрочастоты считываетс в счетчик 21, работающий в этом случае в режиме регистра, и записываетс из счетчика 21 в блок 20.

По окончании каждого цикла пересчета

5 счетчика 19 на выходе переполнени счетчика 19 формируетс импульс, устанавливающий вединицутриггер22, который синхроимпульсом с шины 9 стробируетс на элементе И-НЕ 23 и с выхода 13 поступает на счетный

0 вход счетчика 21 и синхроаход триггера 22. Таким образом обеспечиваетс в каждом цикле пересчета счетчика 19 увеличение кода , хран щегос в блоке 20 но начальному адресу, на единицу. Одновременно с адре5 сами блока 20 перебираютс адреса блока 24 и коды на выходе блока 25 сравниваютс цифровым компаратором 25 с кодами по тем же адресам на выходе 11 счетного блока 1. При достижении, например, по нулевому (на0 чальному) адресу кода в блоке 20 значени кода по нулевому адресу в блоке 24 формирователь 26 по импульсу межгруппового переноса на выходе 13 формирует импульс сброса кода в счетчике 21 и тем самым в

5 блоке 20 по нулевому адресу. Сигнал же с выхода цифрового компаратора 25 через вентиль 8 поступает на вход 10 счетного блока 1, обеспечивает поддержание триггера 22 в состо нии единицы и, тем самым, формиру0 ет перенос в следующую грулпу разр дов, хран щуюс по следующему адресу (равному единице) в блоке 20.

Таким образом обеспечиваетс коэффициент пересчета нулевой группой разр дов

5 на величину, записанную в блоке 24 по нулевому адресу.

Аналогично устанавливаетс коэффициент пересчета остальных групп разр дов. Поделенные импульсы с выхода формировател 26 стробируют дешифратор 3 и на его

выходах, определ емых кодом на адресных выходах счетного блока 1, формируют частоты , понижающиес с увеличением номера выхода дешифратора 3 в число раз, записанное в блоке 24 по предыдущему адресу.

Выходные частоты на шине 17 кратны частоте на выходе переполнени счетчика 19 (см. фиг.2).

Анализатор 7 адреса, выполненный, например , в виде схемы И-НЕ, формирует по одному из адресов, например по седьмому, при коэффициенте пересчета счетчика 19, равном шестнадцати , отрицательный импульс, во-первых ,запрещающий перенос в восьмую группу из седьмой по входу 10 счетного блока, во- вторых, устанавливающий в единицу триггер 27. Переброс триггера 27 из нул в единицу вызывает формирование сигнала переноса в восьмую группу по входу 14 счетного блока 1. Такое добавление единицы в ёосьмую группу происходит только после поступлени импульса с выхода делител 4, частота которого определ етс коэффициентом пересчета делител 4, отличным от коэффициента пересчета счетчика 19 и выбира- емым большим коэффициентом пересчета этого счетчика. Импульсы с выхода переполнени делител 4, поступа на общий вход предустановки триггеров регистра 6, измен ют состо ние тех триггеров регист- ра 6, на которые до того поступали частоты , поделенные на коэффициенты, записанные в блоке 24 по адресам, начина с восьмого по п тнадцатый. Таким образом , на выходной шине 18 формируютс импульсы с частотами, определ емыми коэффициентом делени делител 4 и кодами из блока 24 по старшим адресам.

По входной шине 16 делитель 1 г. смег- чик 19 Moryi быть сброшены т р одномо ментно засинхронизованы

Необходимо отметить, что в блоке 24 должны хранитьс уставки, значени кото рых на единицу меньше требурмого коэффи циента делени соответствующей груп. ы

Claims

Формула изобретени

Формирователь сетки частот содержа щий счетный блок, блок сравнени кодов дешифратор, адресные входы которого соединены с адресными выходами счетного блока и с адресными входами блока сравнени кодов, синхровход которого соединен с выходом межгрупповых переносов счетного блока, первый выход блока сравнени кодов соединен со стробирующим входом дешифратора и входом сброса параллельной группы разр дов счетного блока, выходы параллельных групп разр дов счетного блока соединены с входами сравнени блока сравнени кодов, отличающийс тем, что, с целью расширени функциональных возможностей, в него введен делитель частоты, блок синхрони зации, анализатор адреса, вентиль и регистр, выход делител частоты соединен с входами предустановки блока синхронизации и регистра, входы установки которого соединены с выходами дешифратора, выход блокз синхронизации соединен с входом межгрупповою переноса счетного блока, входы анализатора адреса соединены с выходами номеров параллельных групп разр дов счетного блока, а выход соеди нен с входом запуска блока синхронизации и с первым входом вентил , второй вход которого соединен с вторым выходом блока сравнени а выход соединен с входом межгрупповых переносов счетного блока.