SU1522385A1 - Программируемый генератор импульсных последовательностей - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в вычислительной технике, системах управлени  и контрол . Цель изобретени  - расширение диапазона регулировани  параметров (периода, фазы, длительности импульса) формируемых импульсных последовательностей за счет уменьшени  минимальных значений этих параметров - достигаетс  введением мультиплексоров 8, врем  переключени  которых меньше, чем врем  выборки информации из блока 6 пам ти. Формирование импульсных последовательностей осуществл етс  за счет преобразовани  параллельного кода, хран щегос  в буферном накопителе 7 и переписанного из блока 6 пам ти, в последовательный код с помощью мультиплексоров 8, адреса управлени  дл  которых формируютс  счетчиком 5. Период смены информации в блоке 6 пам ти задаетс  делителем 2 частоты. Генератор также содержит задающий генератор 1, элемент И 3, счетчик 4, регистры 9, 10. 2 ил.

Description

о

х

10

15

20

25

31522385

Изобретение относитс  к импульсной технике и может 6bitb использовано в различных област х вычислительной техники, системах управлени  и контрол , где требуетс  генерирование импульсных сигналов (кодовых посылок или периодических сигналов) с программируемой длительностью импульсов, периодом и фа ЗОЙ о

Цель изобретени  - расширение диапазона регулировани  параметров (периода . Фазы, длительности импульса) формируемой импульсной последовательности за счет уменьшени  минимальных значений этих параметров„

На фиг.1 представлена функциональна  схема программируемого генератора импульсных последовательностей на фиг.2 - временна  диаграмма, по сн юща  работу устройства,

Программируемьш генератор импульс- нь.гх последовательностей содержит заающий генератор 1, делитель 2 час- оты, элемент ИЗ, счетчики 4 и 5, лок 6 пам ти, буфернь:й накопитель 7, мультиплексоры 8-1,,,,,З-Р, регис т- ы 9 и 10.

Выход задающего генератора 1 сое-- инен с входом делител  2 частоты, счетным входом счетчика 5 и с синхонизирующим входом буферного накопи- тел  7, Выход делител  2 частоты, соеинен с входом управлени  буферного накопител  7, счетным входом счетчика 4, входом управлени  сч.етчика 5 и первым входом элемента И 3, второй вход которого соединен с первым выходом блоа 6 пам ти. Выход элемента ИЗ соеинен с синхронизирующим входом записи егистра 9 и входом обнулени  счетчика 4, выходы которого соединены с млад-, ими разр дами адресу блока 6 пам ти, старшие разр ды адреса которого соеинены с выходами регистра 9, инфорационные входы которого соединены с выходами регистра 10. Вторые выходы блока 6 пам ти соединены с информационными входами буферного накопител  7, выходы которого соединены с информационными входами мультиплексоров 8-1,,.,8-Р, Входы управлени  мультиплексоров 8,1,.,.,8.Р соединены с вы ходами счетчика 15. Выходы мультиплексоров  вл ютс  выходами устройства,

Делитель 2 частоты предназначен дл  формировани  импульсов длительностью , равной периоду тактовой частоты (Ттакт) задающего генератора 1,

30

35

45

50

55

и то

л ны то л  хо

т л ч н с чи ин к од ва об

ны ду

с  во на м 

ни н на п с  вх р па бл с  бу О но де пл та на бу вы че

сы им да ра

0

5

0

5

0

5

5

0

5

и частотой , кратной тактовой частоте f (m - коэффициЕ .нт делени ).

Счетчик 5 предназначен дл  управлени  мультиплексорами 8-1 , .... ,8-Р. Счетчик 5 осуществл ет последовательный счет импульсов задающего генератора 1, а по сигналу с выхода делител  2 частоты устанавливаетс  в исходное нулевое состо ние.

Дл  того, чтобы на выходах мультиплексоров 8-1, о.-. ,8-Р не происходило просечек сигнала, необходимо, чтобы запись информации в буферный накопитель 7 происходила синхронно с установкой в нулевое состо ние счетчика 5, причем задержка по влени  информации на выходах буферного накопител  7 и счетчика 5 должна быть одинаковой Чтобы выполнить это требование целесообразно использовать дл  обоих блоков одну элементную базу.

Программируемый генератор импульсных последовательностей работает следующим образом.

Перед началом работы производит-- с  программирование блока 6 пам ти, регистра 10, устанавливаютс  в нулевое состо ние счетчик 4 и буферный накопитель 7, производитс  запись информации выбранной области блока 6 пам ти в регистр 9,из регистра J0.

Таким образом, в исходном состо нии на выходах счетчика 4 установлен нулевой код, на выходах регистра 9 находитс  код области пам ти блока 6 пам ти, из которой будет производитс  считывание информации. На адресных входах блока 6 пам ти установлен адрес нулевой  чейки выбранной области пам ти, в результате чего на выходах блока 6 пам ти имеетс  код, хран щийс  в этой  чейке пам тио На выходах буферного накопител  7 - логический О, Счетчик.5 находитс  в произвольном состо нии, его выходной код, воздейству  на входы управлени  мультиплексоров 8-1,,,ф,8-Р, вызывает коммутацию выходов буферного накопител  7 на выходы устройства. Но поскольку буферный накопитель 7 обнулен, то на выходах устройства также сигнал логического нул  о

После запуска задающего генератора 1, вырабатывающего тактовые импульсы (фиг,2,а), счетчик 5 начинает счет импульсов, В результате на его выходах , а следовательно, и на входах управлени  мультиплексоров 8-1,,,,,8-Р

последовательно мен етс  код. Это приводит к тому, что на выходы мультиплексоров 8-),..,8-Р последовательно поступает информаци  с входов этих мультиплексоров. Однако, на выходах мультиплексоров 8-1,...,8-Р по-прежнему сохран етс  сигнал логического О, поскольку буферный накопитель 7, сое- диненный своими выходами с информа- ционными входами мультиплексоров 8-1,о..,8-Р, обнулен. Это будет продолжатьс  до тех пор, пока на выходе делител  2 частоты не по витс  им

56

выходах мультиплексоров 8-1,,..В-Р, т.е. шаг регулировани  параметров выходного сигнала стал равньгм Т./т период частоты сигнала на выходе делител  2 частоты).

С приходом очередного импульса с выхода делител  2 частоты прсизойдет переключение в следующее состо ние счетчика 4, а фронтом ближайшего импульса тактовой частоты - запись очередной информации в буферный накопитель 7 и установка в ноль счетчика 5. Далее процедура, описанна  выше, пов

пульс, равный периоду частоты задающе-(5торитс .

го генератора 1 и задержанный относи- Сигналом об окончании одного периотельно фронта тактового импульса нада кодовых посылок служит по вление

врем  задержки делител  2 частотылогической на первом вых,оде блока

ЗЛ.Дедителр (фиг.2,6). Этот импульс6 пам ти, который открывает по перпереключит с задержкой 1 г ,счетчик20вому входу элемента И 3 и первым же 4 в следующее состо ние (фиг.2,в)

(тем самым подготовит адрес следуюц1ей  чейки пам ти из которой будет считыватьс  информаци , через врем 

импульсом с выхода делител  2 частоты происходит обнуление счетчика 4 и запись в регистр 9 информации из регистра 10. Этот же импульс разрешает 25 запись в буферные накопитель 7 информации с последней  чейки выбранной области пам ти блока 6 пам ти и об- -нуление счетчика 5, т.е. осуществл етс  последний цикл вывода информации из выбранной области пам ти.

5Д. nawjiT и

эта информаци -по витс 

на выходах блока 6 пам ти ( Фиг.2,г)) и, воздейству  на входы управлени  буферного накопител  7 ;и счетчика 5, разрешит фронтом ближайшего тактового импульса одновременно записать в буферньй накопитель 7 инфор мацию, наход щуюс  на его информационных входах (фиг,2, е) В результате одновременно с выходов буферного накопител  7 на информационные входы мультиплексоров 8-1,..о,8-Р поступит код, хран щийс  в нулевой  чейке выбранной области , пам ти, а на входы управлени  мультиплексоров 8-1,...,8-Р - код нулевого состо ни  счетчика 5. После этого счетчик 5 начнет счет импульсов тактовой частоты.:

Поскольку делитель 2 частоты осуществл ет деление частоты задающего генератора 1 на т, то за период между двум  импульсами на выходе делител  2 частоты на счетный вход счетчика 5 поступает m импульсов тактовой частоты, В результате за этот пе30

импульсом с выхода делител  2 частоты происходит обнуление счетчика 4 и запись в регистр 9 информации из регистра 10. Этот же импульс разрешает 25 запись в буферные накопитель 7 информации с последней  чейки выбранной области пам ти блока 6 пам ти и об- -нуление счетчика 5, т.е. осуществл етс  последний цикл вывода информации из выбранной области пам ти.

К моменту прихода следующего импульса с выхода делител  2 частоты на выходах блока 6,пам ти устанавливаетс  информаци , соответствующа  адресу новой области пам ти, есл информаци  в регистре 10 изменилась, и повтор етс  вывод информации из старой области пам ти, если информаци  в регистре 10 не измен лась Соответственно в первом случае на выходах- генератора начнетс  формирование но- . вых кодовых посылок и повторитс  вывод старых - во втором.

35

40

д5 Формул а изобретени 

Программируемый генератор импульсных последовательностей, содержащий задающий генератор, элемент И, первый счетчик, блок пам ти, буферный нако- .рнод счетчик 5 будет принимать после- 50 г итель, отличающийс  довательно состо ние с О до т-1, что, тем, что, с целью расширени  диапа- в свою очередь, приведет к тому, что зона регулировани  параметров форми- на выходы мультиплексоров 8тI,,.,,8-Р руемой импульсной последовательное-.

тй, в него введены делитель частоты, Р мультиплексоров, второй счетчик, первый второй регистры, причем выход задающего генератора соединен с входом делител  частоты, синхронибудут последовательно коммутироватьс  сигналы с 1-го по т-й его информа- гс

ционных входов (фиг.2, диагр.ж). Значит за один период смень информации на выходах буферного накопител  7 происходит m раз смена информации на

зирующим входом буферного накопител 

вому входу элемента И 3 и первым же

импульсом с выхода делител  2 частоты происходит обнуление счетчика 4 и запись в регистр 9 информации из регистра 10. Этот же импульс разрешает запись в буферные накопитель 7 информации с последней  чейки выбранной области пам ти блока 6 пам ти и об- нуление счетчика 5, т.е. осуществл етс  последний цикл вывода информации из выбранной области пам ти.

К моменту прихода следующего импульса с выхода делител  2 частоты на выходах блока 6,пам ти устанавливаетс  информаци , соответствующа  адресу новой области пам ти, есл информаци  в регистре 10 изменилась, и повтор етс  вывод информации из старой области пам ти, если информаци  в регистре 10 не измен лась Соответственно в первом случае на выходах- генератора начнетс  формирование но- . вых кодовых посылок и повторитс  вывод старых - во втором.

зирующим входом буферного накопител 

и счетным входом второго счетчика, вход управлени  которого соединен с выходом делител  частоты, со счетным входом первого счетчика, первым входом элемента И и входом управлени  буферного накопител , выходы которого по группам соединены с информационными входами соответствую- щих Р мультиплексоров, входы управлени  которых соединены с выходами второго счетчика, выход элемента И соединен с синхронизирующим входом

«U

записи первого регистра и входом установки первого счетчика, выходы которого соединены с младшими разр дами адреса блока пам ти, старшие разр ды адреса которого соединены с выходом первого регистра, и 1форма- ционные входы которого соединены с выходами второго регистра, первый вьг- ход блока пам ти соединен с вторым входом элемента И, вторые выходы блока пам ти соединены с информационными входами буферного накопител 

Фиг2

Claims (1)

1. Формула изобретения

   Программируемый генератор импульсных последовательностей, содержащий задающий генератор, элемент И, первый счетчик, блок памяти, буферный накопитель, отличающийся тем, что, с целью расширения диапазона регулирования параметров формируемой импульсной последовательное-, ти, в него введены делитель частоты,

   Р мультиплексоров, второй счетчик,

   первый, второй регистры, причем выход задающего генератора соединен

   с входом делителя частоты, синхронизирующим входом буферного накопителя

   Ί

   1522385

   8

   и счетным входом второго счетчика, вход управления которого соединен с выходом делителя частоты, со счетным входом первого счетчика, первым входом элемента И и входом управления буферного накопителя, выходы которого по группам соединены с информационными входами соответствующих Р мультиплексоров, входы управления которых соединены с выходами второго счетчика, выход элемента И соединен с синхронизирующим входом

   .10

   записи первого регистра и входом установки первого счетчика, выходы которого соединены с младшими разрядами адреса блока памяти, старшие разряды адреса которого соединены с выходом первого регистра, информационные входы которого соединены с выходами второго регистра, первый выход блока памяти соединен с вторым входом элемента И, вторые выходы блока памяти соединены с информационными входами буферного накопителя„