SU1462251A1 - Устройство дл программного управлени - Google Patents
Устройство дл программного управлени Download PDFInfo
- Publication number
- SU1462251A1 SU1462251A1 SU874321420A SU4321420A SU1462251A1 SU 1462251 A1 SU1462251 A1 SU 1462251A1 SU 874321420 A SU874321420 A SU 874321420A SU 4321420 A SU4321420 A SU 4321420A SU 1462251 A1 SU1462251 A1 SU 1462251A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- coordinate
- outputs
- information
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике, и мо- , жет быть использовано в системах числового программного управлени движением исполнительного органа по двум или трем координатам. Цель-изоб-- ретени - повьшение быстродействи 4S ч -iCh (Л
Description
Фиг.1
устройства. Устройство дл программного управлени содержит блок 1 задани скорости, динамический клапан 2, генератор 3 высокой частоты, регистры 4-6 приращений перемещений по координатам, делители 8-10 с переменным коэффициентом .делени , дешифратор 11, мультиплексоры 12 и 14, элементы И 19-21, 31-39 и сдвиговые регистры 15-17. Данное решение позвол ет повысить быстродействие устройства дл
программного управлени с сохранением его простоты. Упрощаетс прог- раммировзние, так как отпадает необходимость коррекции скорости обработки в зависимости от перемещени в кадре, улучшаютс динамические характеристики . Данное решение позвол ет неограничено наращивать количество одновременно управл емых координат без снижени быстродействи устройства. 1 з.п. ф-лы, 7 ил.
Изобретение относитс к автоматике и цифровой вычислительной технике , и может быть использовано в системах числового программного управлени движением исполнительного органа по двум или трем координатам.
Цель изобретени - повышение быстродействи устройства с сохранением его простоты.
На фиг. 1 изображена структзФна схема устройства; на.фиг. 2 - функциональна схема регистра приращений; на фиг. 3 - функциональна схема трехкоординатного делител с переменным коэффициентом делени по первой координате; на фиг. 4 - функциональна схема дешифратора; на фиг. 5 - функциональна схема динамического клапана; на фиг. 6 - временна диаграмма работы ИМС 155ИЕ8; на фиг. 7 - временна диаграмма, по сн юща работу устройства.
Устройство дл программного управлени (фиг. 1) содержит блок 1 . задани скорости (БЗС), динамически клапан 2, ге.нератор 3 высокой частоты , регистры 4-7 приращений перемещений по координатам X, Y и Z и ведуще й координате, делители 8-10 с переменным коэффициентом делени по координатам X, Y, Z, дешифратор 11, мультиплексор 12, элемент. 2И- НЕ 13, мультиплексор 14, сдвиговые регистры 15-17 с параллельной записью по каждой из координат X, Y, Z соответственно, элемент НЕ 18, элементы И 19-21, старшие каскады 2224 шестиразр дных делителей с переенным коэффициентом делени по кажой из координат, последующие ка- скады 25-27, младши:е каскады 28-30, элементы И 31-33, элементы И 34-36, элементы И 37-39, элемент НЕ 40, шину Ноль устройства 41, шина приращений по координатам 42, &Y, 43, uZ 44, а также шины f записи 45, Сб1эос 46, Код ведущей ко ординаты 47, Конец отработки кадра 48, Вых. X 49, Вых. Y 50, Вых. Z 51.
Регистр приращений (фиг. 2) содержит первый 52, второй 53, третий 54 регистры хранени . Трехкас- кадный делитель (фиг. 3) Содержит старший 22, последующий 25, млад- ший 28 каскады делителей с переменным коэффициентом делени , второй 31, третий 34 и четвертый 37 элементы И. Дешифратор (фиг. 4) содержит элементы ИЛИ 55-57. Динамический клапан (фиг. 5) содержит первьй 58, второй 59, третий 60, четвертый 61 D-триг- геры, а также п тьй элемент И 62.
Устройство работает следующим об- разом.
В исходное состо ние все элементы схемы устанавливаютс сигнал ом Сброс (шина 46) , в регистры 4-7 приращений перемещений по координатам X, Y, Z и ведущей координате записываютс в
.
двоичном коде соответствующие приращени перемещений по координатам. Запись ведетс последовательно с пам ти устройства (шины 42-44) с по10
мощью высокой частоты записи f записи (пина 45), вырабатываемой автоматикой устройства (не показано). На управл ющие входы первого 12 и второго 14 мультиплексоров подаетс код ведущей (максимальной) координаты (шина 47), определ емый при расчете управл ющих программ. Таким образом, при записи информа- ции на информационный вход регистра 7 ведущей координаты мультиплексор 12 коммутирует максимальную координату. Так как в дальнейшем рассматриваетс восемйадцатиразр дное устройство дл программного управлени , то регистры вьшОлн ютс восемнадцатиразр дными и соединены по схеме сдвигового последовательного регистра . Функциональна схема регистра - приращений перемещени по первой координате представлена на фиг. 2. Такое , же построение и других регистров приращений. Первьй выход регистра-- 52 - старший, т.е. в начале отработ- 25 личина uY 2 , в регистр 6 - велиподанному на его информационные входы. С момента начала заполнени делител до по влени сигнала на его выходе разрешени счета, с выхода делител снимаетс количество импульсов, равное по величине числу поданному в двоичном коде на его ин формационные входы. На фиг. 6 представлена временна диаграмма работы делител . Как видно из диаграммы при уровне 1 на его входе, соответствующим информации 2 на его выходе будет каждый 2 импульс, из подавае- 15 мых на его счетный вход. При наличии высокого уровн на 2 входе - каждый 4, на 2. входе - каждый 8 и т.д.
Таким образом, после того, как импульс с БЗС 1 открывает динамический клапан 2, делители по координатам начинают заполн тьс импульсами высокой частоты с генератора 3. Пред положим, что в регистр 4 - записана величина UX 2, в регистр 5 - ве20
ки кадра управл ющей программы в per гистрах приращений по координатам записаны в двоичном коде приращени перемещений по координатам, в регистре ведущей координаты - приращени максимальной координаты, на шине Код ведущей координаты 47 - информаци коде ведущей координаты.
Информаци с регистров прираще- .кий по координатам поступает на информационные входы соответствуницих делителей 8-10 с переменным 1 оэффи- циентом делени по каждой из координат . Функциональна схема делител по первой координате представлена на фиг. 3. Такое же построение делителей и по двум другим координатам . Не используютс только выходы разрешени счета младших каскадов.. Все каскады делител в исходном состо нии сброщены.
При поступлении первого импульса скорост,и из БЗС 1 на вход динамического клапана 2 (функциональна схема представлена на фиг. 4), срабатывают триггеры 60 и 61 и с выхода элемента И 62 высока частота генератора 3 начинает поступать на счетные входы всех каскадов делителей 8-10.
Работа делител такова, что на его выходе частота будет пропорциональна тактовой час оте-и, в большей степени, двоичному коду числа.
0
5 личина uY 2 , в регистр 6 - велиподанному на его информационные входы. С момента начала заполнени делител до по влени сигнала на его выходе разрешени счета, с выхода делител снимаетс количество импульсов, равное по величине числу, поданному в двоичном коде на его информационные входы. На фиг. 6 представлена временна диаграмма работы делител . Как видно из диаграммы при уровне 1 на его входе, соответствующим информации 2 на его выходе будет каждый 2 импульс, из подавае- 5 мых на его счетный вход. При наличии высокого уровн на 2 входе - каждый 4, на 2. входе - каждый 8 и т.д.
Таким образом, после того, как импульс с БЗС 1 открывает динамический клапан 2, делители по координатам начинают заполн тьс импульсами высокой частоты с генератора 3. Предположим , что в регистр 4 - записана величина UX 2, в регистр 5 - ве0
чина UZ 2 + регистр 7
В этом случае, в
5
записано максимальное перемещение , т.е. 2. С регистра 7 информаци поступает на дешифратор 11
0 (фиг. 4), который собран на элементах ИЛИ. Если перемещение по ведущей координате такого, что есть информаци в разр дах 17-12 ведущей координаты , то на выxoдa k элементов ИЛИ 55 . Следовательно,на вторые входы вторых 31-33 и третьих 34-36 элементов И подаютс 1 и заполнение делител начинаетс со старшего каскада. Если в шести старших разр дах ве0 ДУЩей координаты информаци отсутст- вует, то на выходе элемента ИЛИ 55 О, а на выходе элемента ИЛИ 57 - 1. Следовательно, на выходе элементов И 31-33 - О, т.е. на входы раз5 решени счета вторых каскадов 25-27 подаетс низкий уровень и заполнение делителей начинаетс со второго каскада .
Если информаци отсутствует в
Q двенадцати старших разр дах ведущей координаты, то на выходах элементов 55 и 57, и на выходах элементов И 31- 36 - низкий уровень, следовательно , сразу начинают заполн тьс младg шие каскады делителей по координатам , (така ситуаци представлена в примере).
Как видно из временной диаграммы (фиг. 7), после начала заполнени
делителей на выходе элемента И 37 по вл етс импульс. Он записьгоает 1 в регистр 15, одновременно через мультиплексор 14 и инвертор 18. стро- g бирует информацию на выходах регистров 15-17. В данном случае с выхода элемента И 19 снимаетс импульс перемещени по координате X. Кроме
Таким образом, дл: того, чтобы частота следовани импульсов перемещени по ведущей координате соответствовала частоте, задаваемой из , блока 1 независимо ют заданного перемещени по координате, необходимо, чтобы частота заполнени делителей, а следовательно, и частота генерато-
того, этот же импульс с мультиплексо- Ю ра, была в ,2 раз вьше частоты, задара 14 закрывает динамический клапан 2, т.е. триггер 58 (фиг. 5) сбрасывает триггер 61, который закрывает элемент И 62, и подача высокой частоты генератора на делитепи прекращаетс .
С приходом следующего импульса с ВЗС возобновл етс подача высокой част.оты на делители, которые ..продолжают заполн тьс . Этот же импульс блока задани скорости сбрасывает регистры 15-17
В примере сначала по вл ютс импульсы на выходах элементов 38 и 39, которые записывают высокий зфовень в первые .разр ды регистров 16 и 17. Затем, по мере заполнени , по вл етс импульс на выходе элемента 37, который записывает высокий уровень в первьй разр д регистра 15 и, вл сь импульсом ведущей координаты, одновременно стробирует элементы И 19-21, с выходов которых снимают-; с импульсы перемещени по координатам .. Импульс ведущей координаты закрывает динамический клапа н 2, и цик повтор етс .
Как видно из временной диаграммы (фиг. 7) до по влени импульса разрешени счета по каждой из координат отрабатываетс то количество импульсов , которое записано в регистрах приращений перемещений по координатам. Причем частота следовани импульсов по ведущей координате равна частоте, задаваемой из 1, Импульс разрешени счета (или импульс переполнени . счетчика) воспринимаетс автоматикой устройства (не показано) как конец отработки кадра и по нему автоматика вырабатывает, все нёобходи- ,мые сигналы дл записи в регистры устройства информации следующего кадра. Если информаци по ведущей коор-
динате есть и в старших разр дах, то gg ными выходами регистра приращений
дешифратор 11 не блокирует старшие каскады делителей и заполнение делителей происходит, начина со старпшх каскадов.
перемещений, выходы - с соответст- вуюшими.входами соответствуюшдх вт рых элементов И вькоды, которых по ключены к информахщонным входам сд
Таким образом, дл: того, чтобы частота следовани импульсов перемещени по ведущей координате соответствовала частоте, задаваемой из , блока 1 независимо ют заданного перемещени по координате, необходимо, чтобы частота заполнени делителей, а следовательно, и частота генерато-
ра, была в ,2 раз вьше частоты, задаваемой из блока 1. Это условие может с большим запасом вьшолн тьс дл самых скоростных устройств.
Claims (2)
1. Устройство дл программного управлени , содержащее первый и второй элементы НЕ, динамический клапан
перв.ый и второй входы которого соединены соответственно с выходами генератора высокой частоты, блока задани скорости, и с первым входом элемента 2И-НЕ, второй которого подключен
к шине Сброс устройства, а вькод - к тактирзто1Щ1М входам параллельной записи и к входам выбора режима работы сдвиговых регистров с параллельной записью по каждой координате,
первые информационные входы параллельной записи которьк объединены с первыми информационными выходами тех же сдвиговых регистров соответственно , а вторые информационные входы подключены к шине Логический ноль устройства, вторые информационные выходы сдвиговых регистров по каждой координате соединены с первыми входами первых элемсштов И, вторые
входы которых через первый элемент НЕ соединены с выходом первого мультиплексора и с третьим входом динамического клапана, выходы первых элементов И вл ютс выходами устрой-
Ч
ства, отличающеес тем, что, с целью повьшгени быстродействи устройства, в него введены регистр ведущей координаты, дешифратор , второй мультиплексор, вторые
элементы И и по каждой координате регистр приращений перемещений, делитель с переменным коэффициентом делени , первые информационные входы которого соединены с информацион
перемещений, выходы - с соответст- вуюшими.входами соответствуюшдх вторых элементов И вькоды, которых подключены к информахщонным входам сдвиговьк регистров и к соотв1етствующим входам первого мультиплексора, управл ющий вход которого соединен шиной Код ведущей координаты и с управл ющим входом второго мульти-. плексора, информационные входы которого соединены с информационными входами регистров приращений, перемещений , по координатам и с шинами этих перемещений, выход второго мультиплексора подключен к информационному входу регистра ведущей координаты ,, выходы которого соединены с входами дешифратора, выходы которого соединены с вторыми информационными входами делителей с переменньм коэф- 4)ициентом делени каждой координаты счетные входы которых объединены и соединены с выходом динамического клапана, входы Сброс делителей с переменным коэффициентом делени через второй элемент НЕ подключены к шине сброс устройства, а входы разрешени счета и стробировани - к шине Логический ноль устройства , иина 3апись которого соединена с тактовыми входами регистров приращений перемещений по координатам и регистра ведущей координаты, шина устройства Конец обработки кадkShantiQu
ра соединена с дополнительным выходом .делител с переменным коэффициентом делени по первой координате.
2. Устройство по п. 1, отличающее с тем, что делитель с переменным коэффициентом делени содержит три каскада делителей, третий и четвертый элементы И, выходы которых подключены к входам разрешени счета и стробировани младших каскадов, первые входы - к входам разрешени счета соответствующих старших каскадов, а вторые входы - к вторым информационным входам де- . лител с переменным коэффициентом делени , первые информационные входы которого соединены с соответствующими информационными входами каждого каскада, счетные входы которых соединены с счетным входом делител с переменным коэффициентом делени , вход разрешени счета и стробировани которого соединен с входом разрешени счета и стробировани старшего каскада, вход Сброс - с входом сброса каждого каскада, инверсные выходы которых подключены к соответствующим выходам делител с переменным коэффициентом делени .
Фиг. 2
ИЯ ff.W CtOOC
31
22
КЗЛ.
s
JIT
IL
Z5
Hin.n
,..{:
фиг. 3
55
КЗЛ.7
i
2Я
WMBMMM «
Фиг. If
Фиг.5
W
to/ga emp. Kotna t
Wn.f
I
Zl
J7
Kn.n.lSjt
r/
К n.n,31,
I
&$§
г 25
осэ
«сэ
доУ1чд
lip
L. I
:, г
It f l 1
- Vfe f f V
III j I 111 11
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874321420A SU1462251A1 (ru) | 1987-10-26 | 1987-10-26 | Устройство дл программного управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874321420A SU1462251A1 (ru) | 1987-10-26 | 1987-10-26 | Устройство дл программного управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1462251A1 true SU1462251A1 (ru) | 1989-02-28 |
Family
ID=21333651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874321420A SU1462251A1 (ru) | 1987-10-26 | 1987-10-26 | Устройство дл программного управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1462251A1 (ru) |
-
1987
- 1987-10-26 SU SU874321420A patent/SU1462251A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1168899, кл. G 05 В 19/18, 1982. Авторское свидетельство СССР 1371292, кл. G 05 В 19/18, 1986 (прототип). f1 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4506348A (en) | Variable digital delay circuit | |
US4566099A (en) | Synchronous clock generator for digital signal multiplex devices | |
SU1462251A1 (ru) | Устройство дл программного управлени | |
US4297567A (en) | Apparatus for receiving storing and outputting digital signal sequences | |
SU1709269A1 (ru) | Цифровой линейный интерпол тор | |
SU1108392A1 (ru) | Устройство дл программного управлени | |
SU1506553A1 (ru) | Преобразователь частота-код | |
SU1267618A1 (ru) | Адаптивный многоканальный след щий преобразователь аналог-код | |
RU1815670C (ru) | Устройство перемежени данных | |
SU1120349A1 (ru) | Функциональный генератор | |
SU1522385A1 (ru) | Программируемый генератор импульсных последовательностей | |
SU1427370A1 (ru) | Сигнатурный анализатор | |
SU1695267A1 (ru) | Линейный интерпол тор | |
SU1750036A1 (ru) | Устройство задержки | |
SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков | |
SU1124251A1 (ru) | Устройство дл числового программного управлени | |
SU1659986A1 (ru) | Линейный интерпол тор | |
SU1383288A1 (ru) | Устройство управлени след щим приводом | |
SU991374A1 (ru) | Функциональный интерпол тор | |
SU441642A1 (ru) | Лини задержки | |
SU843218A1 (ru) | Преобразователь цифровой код-временнойиНТЕРВАл | |
SU1287191A1 (ru) | Устройство дл вычислени отношени временных интервалов | |
SU1735846A1 (ru) | Генератор псевдослучайной последовательности импульсов | |
SU1425825A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1550434A1 (ru) | Устройство дл измерени частоты |