SU1383288A1 - Устройство управлени след щим приводом - Google Patents

Abstract

Изобретение относитс  к автоматике и предназначено дл  использова-- ни  в системах числовогЪ программно го управлени  станками. Целью изобретени   вл етс  расширение области применени  устройства управлени  след щим приводом. Поставленна  цель достигаетс  тем, что в устройство, которое содержит генератор импульсов с периодом следовани  Т, m переклюкий О, где га 1, 2, вычислитель , выход которого соединен с первым входом генератора одиночного импульса , п каналов управлени , каждый- из которых содержит дискриминатор, введены элемент задержки, блок таймера , первьй и второй 2п-разр дные регистры, а в каждый канал управлени  - управл емьй делитель частоты. Б каждом канале управлени  дискриминатор , работающий в фазовом режиме, сравнивает фазу импульсов обратной св зи группы входов устройства с фазой импульсов на выходе управл емого делител  частоты. При разности фаз, отличной от 180 , на выходе дискри- минатора формируетс  сигнал рассогласовани , поступающий на первую группу выходов устройства. При расчете траектории вычислитель формирует импульсы положительного или отрицательного перемещени  по каждому каналу управлени . Эти импульсы записьюаютс  в первьй регистр, а с его выхода - во второй регистр. На выходах второго регистра формируютс  импульсы канала скоростного управлени , поступающие на выход устройства. 3 ил. S (Л С со 00 со ts5 сх 00

Description

Изобретение относитс  к области автоматики и предназначено дл  использовани  в системах числового программного управлени  (СЧПУ) стан- «ами.

Цель изобретени  - расширение области применени .

На фиг. 1 приведена функциональна схема устройства управлени  след щим приводом, на фиг. 2 - схема управл емого делител  частоты, на фиг.З - схема блока таймера.

Устройство содержит генератор 1 импулЬсов, m переключателей 2, вычислитель 3, генератор А одиночного импульса, п дискриминаторов 5, элемент 6 задержки, регулируемый таймер 7j первый и второй 2п-разр дных регистра 8 и 9 и п управл емых делителей 10 частоты.

Управл емый делитель 10 частоты содержит элемент 2ИЛИ-НЕ 11, триггер 12, элемент 2И 13, формирователь 14 импульсов, элемент 2-2И-2ИЛИ 15 и делитель 16-частоты.

Регулируемый таймер 7 содержит триггер 17, первый 18 и второй 19 счетчики, мультиплексор 20, второй 21, третий 22 и четвертый 23 элемен- ть1 задержки.

Устройство работает следующим образом .

После включени , а также в исходном состо нии импульсы на выходах вычислител  3 отсутствуют. Поэтому на выходе генератора 4 одиночного импульса импульсов тоже нет. В результате состо ние блока 7 таймера остаетс  неизменным, на его выходах импульсов нет, а регистры 8 и 9 сохран ют свое нулевое состо ние. Отсут ствие на первом и втором входах управл емых делителей 10 частоты управ л ющих сигналов с выходов регистра 8 устанавливает дл  указанньпс делителей обычный режим делени  тактовой последовательности импульсов с выхода генератора 1 импульсов с периодом следовани , равным Т. С выхода уп- равл емых делителей 10 частоты импульсы , имеющие посто нное временное положение (фазу), поступают на вторые входы дискриминаторов 5 соответственно . На первые входы дискрими- наторов с той же частотой поступают импульсы (сигнал обратной сврзи) из группы п входов устройства и на выходе дискриминаторов формируютс 

0

5

5 0 5 Q 5

0

управл ющие сигналы, составл ющие, первую группу из п выходов устройства .

Таким образом, в исходном состо нии , а при включении уже после отработки возможного рассогласовани , на выходе каждого дискриминатора рассогласовани  нет, а импульсы на первом их входе имеют сдвиг по фазе в 180 относительно импульсов на втором входе.

С началом работы вычислител  3 на jero группе выходов начинают по вл тьг с  импульсы, количество которЬгх по- каждому выходу определ ет величину перемещени . Эти импульсы синхронизированы в вьиислителе 3 импульсами, которые поступают -с выхода вычислител  3 на первый вход генератора 4 одиночного импульса. Частота их следовани  намного меньше частоты следовани  выходных импульсов генератора 1 импульсов.

С поступлением импульса на первьш вход генератора 4 одиночного импульса на его выходе формируетс  импульс, синхронизированньй очередным импульсом генератора 1 импульсов, который через элемент 6 задержки поступает на второй вход генератора 4, одиночного импульса. Передним фронтом сформированного импульса через С-вход первого регистра 8 производитс  запись в него с D-входов единицы или нул , соответствующих наличию или отсутствию импульса в группе выходов вычислител  3, Эта информаци  через выходы первого регистра 8 подаетс  на одноименные разр ды D-входов второго регистра 9 и на соответствующие первые или вторые входы управл емых делителей частоты каждого из п каналов управлени . Кроме того, выходной импульс генератора 4 одиночного импульса поступает на первьм вход таймера 7. На выходах таймера 7 по вл ютс  импульсы с задержкой относительно импульсов на его первом входе, а именно на втором выходе на величину t, , на первом выходе , на третьем выходе , причем t, : ЕГ з ,

Ввиду идентичности и независимости каналов управлени  дальнейшую работу устройства рассмотрим по i-му - налу управлени .

При работе вычислител  3 возможны следующие случаи.

Случай 1, Импульсы из вычислител  3 на D,;,) - и -входы первого регистра 8 не поступают. Поэтому по импульсу на С-входе первого регистра 8 на его F..,- и -выходах сохран етс  нулевое состо ние и оно не изменитс  после поступлени  импульса на R-вход первого регистра 8, Аналогично не изменитс  нулевое состо ние и -выходов второго регистра 9 после поступлени  импульсов на его С- и R-входы. Отсутствие управл ющих сигналов на первом и втором входах управл емого делител  10 час- тоты обеспечивает неизменность фазы его выходных импульсов. Поэтому на выходе дискриминатора 5 сигналы аналогичны сигналам в исходном состо ни

Случай 2. Из вычислител  3 на В,,-вход первого регистра 8 поступа ет импульс дл  положительного переме щени . Одновременно на выходе вычислител  3 по вл етс  импульс, которьй через генератор 4 одиночного импуль- са осуществл ет запись в первьй регистр 8, так что на Fjj.,-выходе последнего по вл етс  управл ющий сигнал. Этот сигнал по первому входу управл емого делител  10 частоты уменьшает коэффициент делени  последнего в два раза. В зависимости от того, через какое число К периодов (К 1,2,...) тактовой последовательности импульсов с выхода генератора 1 импульсов на R-вход первого регистра 8 придет импульс сброса, указанна  выше операци  будет эквивалентна добавлению К импульсов в тактовую последовательность импульсов на третьем входе управл емого делител  10 частоты. В результате на его выходе фаза импульсной последовательности сдвинетс  на К шагов в положительном направлении.

Случай 3. Из вычислител  3 на вход первого регистра 8 поступает импульс дл  отрицательного перемещени . Здесь имеет место изложенное в случае 2 с тем отличием, что сигнал F,; -выхода первого регистра 8, поступа  на второй вход управл емого делител  10 частоты, запретит прохождение импульсов тактовой последовательности через указанный делитель Така  операци  эквивалентна вычита нию К импульсов.

Изменение фазы импульсной последовательности на втором входе дискри

ю J5

20 25 0

35

40

45

.50

55

минатора 5 на К шагов в положитель- ном или в отрицательном направлении вызьюает на его выходе рассогласование .

В рассмотренных выше случа х 2 и 3 управл ющий сигнал с выходов первого регистра 8 подавалс , кроме того, на соответствующие входы второго регистра 9. Импульсом по С-входу в него производилась запись, а следующим затем импульсом осуществл лс  сброс по R-входу. В результате при импульсе положительного перемещени  .на Fjj-., -выходе второго регистра 9, а при импульсе отрицательного перемещени  на Fjj -выходе, формируетс  импульс канала скоростного управлени , который  вл етс  дополнительным выходным воздействием к сигналу рассогласовани  на выходе дискриминатора 5, что повьнпает динамические свойства устройства управлени .

Длительность импульса канала скоростного управлени , равна  Г -a c , где а 1,2,..., в зависимости от требуемых динамических характеристик устройства может быть изменена в широком диапазоне путем соответствующей установки таймера 7. котора  определ ет величину числа а.

С другой стороны, масштабное преобразование на К шагов перемещений, определ емых вычислителем 3, устанавливаетс  с помощью подключени  переключател  2 S к логической 1, а остальных - к логическому О. Поэтому импульс на первом выходе таймера 7 по вл етс  с задержкой на величину 2 i kT.

Таким образом, с помощью таймера 7 -длительность импульса канала скоростного управлени , равна  2Г, a k T, может быть изменена изменением величины коэффициента а с учетом требований к динамическим характеристикам устройства, в то же врем  величина Tj остаетс  пропорциональной величине заданной на m переключател х дискретности, что обеспечивает посто нство динамических характеристик во всем допустимом диапазоне значений дискретностей.

Дл  обеспечени  работоспособности устройства величина должны быть меньше наименьшего периода следовани  импульсов с выхода вычислител  3.

Пример реализации управл емого делител  частоты приведен на

фиг,, 2, Делитель работает следующим образом. При отсутствии сигналов на перпом и втором входах управл емого делител  частоты сигнал с выхода элемента 2ИЛИ-НЕ 11 разрешает прохождение тактовой последовательности на вход триггера 12 через элемент 2И 13.С инверсного выхода триггера 12 через формирователь 14 импульсов и элемент 2-2И-25ШИ 15 импульсы поступают на вход делител  16 частоты. Коэффициент делени  импульсов тактовой последовательности в этом случае равен номинальному значению. При поступлении сигнала на первьй вход элемента 2ИЛИ-НЕ 11 блокируетс  прохождение импульсов тактовой последовательности на вход триггера 12 и разрешаетс  их прохождение через элемент 2-2И-2ШШ 15 сразу на вход делител  16 частоты. При этом коэффи- цинт делени  управл емого делител  частоты уменьшаетс  в два раза, что эквивалентно поступлению в управл е- мьй делитель частоты дополнительного числа импульсов. Их количество равно числу периодов импульсов тактовой последовательности, в течение которы присутствует сигнал на первом входе элемента 11.

Поступление сигнала на второй вхо делител  частоты с переменным коэффициентом делени  блокирует через элементы 2ИЛИ-НЕ 11 и 2И 13 прохождение импульсов тактовой последовательности , что эквивалентно вычитанию из управл емого делител  частоты определенного числа импульсов. Их количество равно числу периодов импульсов тактовой последовательности, в течение которых присутствует сигнал на втором входе управл емого делите- л  частоты,

Пример реализации таймера 7 приведен на фиг. 3. В исходном состо нии триггер 17 находитс  в нулевом состо нии и импульсы с первого входа блока на его динамический S-вход установки в единицу не поступают. В результате с Q-выхода триггера 17 на первый R-вход сброса первого счет чш-са 18 подаетс  логическа  1 и первый счетчик 18 находиис  в нулевом состо нии. Поэтому подсчет входных импульсов тактовой последовательности , поступающих через второй вх(д таймера 7 им не производитс . Уровнем логического О с Q-выхода

триггера 17 через L-вход разрешени  записи во втором счетчике 19 фикси- руетс  состо ние его D-входов. На

этих входах с помощью переклк чателей Р,, ..., Р:,..., Р таймера 7 устанавливаетс  число, дополн ющее число а до числа переполнени  второго счетчика 19.

Через группу входов таймера 7 на один иё логических входов мультиплексора 20 подаетс  логическа  1, а на остальные - логический О, По- р дковьй номер логического входа

единицы соответствует числу k+1, так как счет логических входов ведетс  от нул . Каждое состо ние выходов первого счетчика 18 через группу входов управлени  мультиплексора 20 подключает к выходу последнего соответствующий логический вход. Поскольку число k не равно нулю, то при нулевом состо нии выходов первого счетчика 18 в режиме сброса на выходе мультиплексора 20 сигнала нет.

С приходом импульса на первьй вход таймера 7 он через элемент 21 задержки поступает на второй выход блока . Величина времени задержки масла

и определ етс  временем записи информации в первый регистр 8. Кроме того, по заднему фронту поступившего импульса триггер 17 устанавливаетс  в единицу, в результате чего логическа  1 по первому R-вХоду сброса первого счетчика 18 снимаетс . По переднему фронту очередного импульса, на счетном входе первьй счетчик 18 начинает работать в режиме счета, при этом состо ние его выходов мен етс , последовательно подключа  логические входы к выходу мультиплексора 20. При подсчете k-ro импульса к его выходу будет подключен логический вход, имеющий значение единицы. Импульс с выхода мультиплексора 20 через элемент 22 задержки поступает на первый выход блока, а также на вто- v рой R-вход дл  сброса первого счетчика 18 в нуль, после чего цикл счета возобновитс  от нул . Врем  задержки элемента 22 задержки мало и определ етс  необходимостью надежно- - го сброса первого счетчика 18.

При установке триггера 17 в единицу с его р-вькода снимаетс  значение логического О, с L-входа при этом счетчик 19 начинает считать число циклов работы счетчика 18 в допол-

нение к ранее записанному с D-входов числу. Когда это число циклов достигнет значени  величины а, на выхо- де второго счетчика 19 по витс  импульс переполнени , который по R- входу установит триггер 17 в нулевое состо ние. Счетчики 18 и 19 переход т в исходное состо ние. Одновременно импульс переполнени  через элемент 23 задержки поступает на третий выход таймера 7. Элемент 23 задержки имеет ту же задержку, что и элемент 22 задержки, что компенсирует уменьшение длительности импульса канала скоростного управлени  за счет наличи  элемента 21 задержки.

Claims (1)

1. Формула изобретени 

   Устройство управлени  след щим приводом, содержащее генератор импульсов , ш переключателей, по числу интервалов дискретности, первые входы

   переключателей соединены с шиной Логическа  единица, вторые входы переключателей подключены к шине Логический нуль, вычислитель, пер- вьй выход которого соединен с первым входом генератора одиночного импульса , п дискриминаторов по числу каналов управлени , первьй вход каждого дискриминатора соединен с соответствующим входом устройства, выход каждого дискриминатора соединен с соответствующим выходом устройства, о т- личающеес  тем, что, с

   т

   О

   15

   83288 8

   целью расширени  области применени , введены элемент задержки, регулируемый таймер, первый и второй 2п-раз- р дных регистра, п-управл емых делителей частоты, выход каждого из которых соединен с вторым входом дискриминатора того же канала управлени , первый вход каждого i-ro управл емого делител  частоты соединен с (2i- .-1)-м выходом первого регистра и (21- -1)-м D-входом второго регистра, 2п выходов которого соединены с соответствующими выходами устройства, каждБЙ 21-й D-вход второго регистра соединен с вторым входом i-ro управл емого делител  частоты и (2i)-M выходом первого регистра, 2п D-входов которого соединены с соответствующими выходами вычислител , R-вход первого регистра срединен с первым выходом регулируемого таймера , каждьй j-й вход (j 1,2,,,,,m) которого соединен с выходом j-ro переключател , второй выход соединен с С-входом второго регистра, R-вход которого соединен с третьим выходом регулируемого таймера, (п)+1)-й вход которого соединен с С-входом первого регистра и выходом генератора одиночного импульса, второй вход которого соединен с (т+2)-м входом регулируемого таймера и выходом элемента задержки , вход которого соединен с выходом генератора импульсов и третьим входом каждого управл емого делител  частоты.

   20

   25

   30

   35

   n

   At

   h-l-l

   QO

   о I QcTog

   CM CM

   ем