SU1550434A1 - Устройство дл измерени частоты - Google Patents

Abstract

Изобретение может быть использовано в быстродействующих преобразовател х частоты. Целью изобретени   вл етс  повышение точности измерени  за счет исключени  динамической погрешности. Дл  достижени  цели в устройство введены счетчик 10 импульсов, регистр 11 пам ти, RS-триггер 12, элемент И 13, элемент 14 задержки и шина 15 "Пуск". Устройство также содержит блок 1 управлени , генератор 2 импульсов эталонной частоты, делитель 3 частоты, элемент И 4, счетчик 5 импульсов, регистр 6, блок 7 переписи, управл емый делитель 8 частоты. 1 ил.

Description

ел

с

ел сп

4ь

СО Јь

Изобретение относитс  к цифровой технике измерени  частоты следовани  импульсов,

Целью изобретени   вл етс  повышение точности измерени  за счет исключени  динамической погрешности преобразовани  частоты в код.

На чертеже представлена функциональна  схема предлагаемого устрой- с тв а.

Устройство дл  измерени  частоты содержит блок 1 управлени , генератор 2 импульсов эталонной частоты, делитель 3 частоты, первый элемент И 4, первый счетчик 5 импульсов, первый регистр 6 пам ти, блок 7 переписи , управл емый делитель 8 частоты , второй счетчик 9 импульсов, третий счетчик 10 импульсов, второй регистр 11 пам ти, RS-триггер 12, второй элемент И 13, элемент 14 задержки , шину Пуск 15„

Входом устройства  вл етс  первый вход блока 1 управлени , первый выхо которого соединен с вторым входом первого элемента И 4, первый вход которого объединен с выходом управл емого делител  8 частоты и соединен с четвертым входом блока 1 управлени , второй вход которого соединен с шиной 15 Пуск, третий вход соединен с выходом генератора 2 импульсов эталонной частоты, который соединен с входом делител  3 частоты и счетным входом управл емого делител  8 частоты, (п+1) информационных входов которого соединены с (п+1) информационными выходами блока 7 переписи п информационных входов которого соединены с п. информационными выходами

второго регистра 11 пам ти, п информационных входов которого соединены с п информационными выходами первого регистра 6 пам ти, п информационных входов которого соединены с п информационными выходами первого счетчика 5 импульсов, (п-1) информационных выходов которого соединены с (n-i) информационными входами третьего счетчика 10 импульсов., выход которого соединен с синхровходом второго регистра 11 пам ти9 входом элемента 14 задержки и R-входом RS-триггера 12, выход которого соединен с первым входом второго элемента И 13, выход которого соединен со счетным входом третьего счетчика 10 импульсов, установочный вход, которого объединен

Q

5

0

5

с синхровходом первого регистра 6 пам ти и соединен с вторым выходом блока I управлени , третий выход которого соединен с установочным входом второго счетчика 5 импульсов и S-BXO- дом RS-триггера 12, Второй управл ющий вход блока 7 переписи соединен с четвертым выходом блока 1 управлени , первый управл ющий вход блока 7 управлени  соединен с выходом элемента 14 задержки, при этом выход делител  3 частоты соединен со счетным входом первого счетчика 5 импульсов и вторым входом второго элемента И 13, а информационные выходы счетчика 9 импульсов  вл ютс  выходом устройства

Устройство работает следующим образом .

В момент поступлени  первого после сигнала Пуск импульса измер емой частоты fx -по его переднему фронту на втором выходе блока 1 управлени  формируетс  импульс, обеспечивающий перепись содержимого счетчика 5 в регистр 6 пам ти и в счетчик 10. По заднему фронту входного импульса f v на третьем выходе блока 1 управА

0

лени  формируетс  сигнал, обеспечивающий установку счетчика 5 в,нулевое состо ние, установку RS-триггера 12 в единичное состо ние. Процесс кодировани  начинаетс  в момент прихода второго импульса входной последовательности . Кроме того, сигнал с первого выхода блока 1 управлени  открывает элемент И 4 на все врем  измерительного интервала , формируемого в блоке 1 управлени  путем пересчета импульсов эталонной частоты fb, поступающей на третий вход этого блока.

Импульсна  последовательность с выхода генератора 2 опорной частоты

5 поступает на счетный вход управл емого делител  8 частоты и на вход делител  3 частоты, коэффициент делени  которого равен М. Период следовани  управл ющих импульсов с выходов блоQ ка 1 управлени  определ етс  периодом следовани  импульсов входной последовательности fx.

Импульсы с выхода делител  3 частоты поступают на счетный вход счет- чика 5, счетный вход счетчика 10, работающего в режиме вычитани  через элемент И 13 с частотой f0/M. Содержимое счетчика 5 переписываетс  в регистр 6 пам ти и счетчик 10 в пр мом коде. Причем емкость счетчика выбрана в два раза меньше, чем емкость счетчика 5, а разр дность счетчика 5 и частота опорных импульсов fc выбираютс  таким образом, чтобы периоду минимальной частоты Тмвкссо- ответствовал код 1000...О, т.е. единица в старшем разр де. Соответственно код периода максимальной частоты (ЧОО. . .0. Данное условие позвол ет синхронизировать два одновременно протекающих процесса в устройстве: кодирование и развертку кода.

За период Тх; (текущего периода входной последовательности) входного сигнала fx(t) в счетчике 5 будет сформирован кодовый эквивалент данного периода

15 10

Ls.

М

Предположим, что сигнал на входе устройства скачком измен етс  от

Тммн . Как указывалось, Т MOIKC

соответствует код 1000...0.

В момент времени, соответствующий окончанию TMOKC, блок 1 управлени  формирует управл ющие сигналы, которые обеспечивают следующее продвижение информации. Код Nr ьесчет- чика 5 переписьюаетс  в регистр 6 пам ти и счетчик 10 будет в нулевом состо нии, затем счетчик 5 обнул етс , триггер 12 установитс  в единичное состо ние и открываетс  элемент И 13. Первый же импульс последовательности fe/M, поступивший на счетный вход счетчика 10, вызовет установку всех его разр дов в единицу и сформирует на его выходе импульс, который осуществит сброс триггера 12, перепись содержимого регистра

6 пам ти в регистр 1J пам ти и с задержкой О,, которую обеспечивает элемент 14 задержки (причем . j/ где Ј - врем  распространени  сигнала через элемент 14 задержки; Јjen врем , необходимое дл  записи кода в регистр 11), произведет перепись содержимого регистра 11 пам ти со .сдвигом на 1 разр д в сторону старших разр дов в инверсном коде через блок 7 переписи в управл емый делитель 8 частоты.

Частота следовани  импульсов на выходе управл емого делител  8 частоты определ етс  выражением

0434

Leux

NМ««е

Тмдке

fo М

вх /чин

М,

0

т.е. в М раз выше входной.

Эта импульсна  последовательность поступает на вход счетчика 9, где в течение времени ТИЛм будет сформирован код частоты входного сигнала

f т j-.i j. i

..„н-М

мин

сиг-|их -1- ИЗМ

Согласно предположению о скачке сигнала на входе устройства, в счетчике 5 производитс  кодирование Т В момент окончани  периода TWMM 5 налами с блока 1 управлени  кодовый эквивалент периода Тмн переписываетс  в счетчик 10 и регистр 6 пам ти. В счетчике 10 будет содержатьс  код 1000...0. соответствующий Т„„„. Затем

(И Н

о в счетчике 5 начинаетс  процесс кодировани  следующего периода. Импульсна  последовательность f0/M поступает на счетные входы счетчиков 5 и 10t Содержимое счетчика 10 уменьшаетс 

5 до нул , а затем первый же импульс обеспечит формирование на выходе счетчика 10 импульса, который перепишет содержимое регистра 6 в регистр 1 1 и с задержкой t1 а через блок 7 пе0 реписи содержимое регистра 11 в счетчик управл емого делител  8 частоты. К тому времени заканчиваетс  процесс развертки кода максимального периода Тмс(кс , т.е. на выходе управ5 л емого делител  8 частоты сформировано М импульсов. В случае скачка входного сигнала от ТМнн к Тме(КС работа устройства происходит следующим образом.

40

В

момент окончани  TMMM кодовый

эквивалент периода TMMff переписываетс  из счетчика 5 в регистр 6 и счетчик 10. Предположим, что следующий период также Тммн . Теперь в момент 5 окончани  кодировани  на выходе счетчика 10 формируетс  импульс, который4 переписывает содержимое регистра 6 в регистр 1 1, производит сброс триггера 12 и с задержкой C-j, через блок 7 переписи со сдвигом на один разрчд в сторону старших разр дов содержимое регистра 11 в управл емый делитель 8 частоты, где начинаетс  очередной цикл процесса развер тки нового кода. Кроме того , содержимое счетчика 5 сигналом с блока 1 управлени  переписываетс  в регистр 6 и счетчик 10.

Период на входе устройства измен етс  до TMeuc, так как содержимое

0

5

71550434

ка 10 соответствует TMUHs то врем , соответствующее Тмин, оде счетчика 10 будет сформиимпульс , по которому информа™ регистра 6 перепишетс  в ре11 . К этому времени закончитс  процесс развертки кода предыпериода , Начинаетс  процесс тки кода второго периода Кодирование TMO(I Cпродолжаетс . нт окончани  ТмС11,с содержимое ка 5 переписываетс  в регьстр етчик 10 Как указывалось выше9 же импульс последовательности

10

15

в в с т с в с

п с л в т с в ч п и в с р R в м н в д г г ч 45 с с п г н т д р д д к

Ј0/М сформирует на выходе счетчика

10импульс, который обеспечит перепись содержимого регистра 6 в регист

11и с задержкой Ј„, содержимого регистра 11 в управл емый депитель 8 частоты. Так как ThcjK 2T мин, что соответствует динамическому диапазону, то к моменту подачи кода максимального периода заканчиваетс  и процесс развертки кода предыдущего периода

т мин

В предлагаемом устройстве реализован метод посто нной временной задержки на врем , равное максимальному периоду Т а(сс входного сигнала, что обеспечивает исключение динамической погрешности и„ следовательно, увеличивает динамическую точность измерени .

Таким образом, предлагаемое устройство дл  измерени  частоты обес« печивэет высокую точность и статическом и динамическом режимах измерений , погрешность квантовани  имеет значение, не превышающее ±0,5/N (максимально возможное дл  дискретных устройств)9 а динамическа  погрешность исключаетс .

Claims (1)

1. Формула изобретени  Устройство дл  измерени  частоты, содержащее блок управлени , делитель частоты два счетчика импульсов, первый элемент И, первый регистр пам ти управл емый делитель частоты,, блок переписи, шину Пуск и генератор импульсов эталонной частоть выход которого соединен с входом делител  частоты, счетным входом управл емого делител  частоты и тре

   8

   тьим входом блока управлени , первый вход блока управлени   вл етс  входом устройства, второй вход соединен с шиной Пуск, а четвертый вход с выходом управл емого делител  частоты и первым входом первого элемента И, второй вход которого соединен с первым выходом блока управлени , второй выход которого соединен с синхровходом первого регистра пам ти , а третий - с входом установки

   15

   20

   25

   30

   35

   40

   50

   первого счетчика, выходы которого соединены соответственно с входами первого регистра пам ти, второй управл ющий вход блока переписи соединен с четвертым выходом блока управлени , информационные выходы блока переписи соединены с информационными входами управл емого делител  частоты , выход первого элемента И соединен со счетным входбм второго счетчика, информационные выходы которого  вл ютс  выходом устройства, выход делител  частоты соединен со счетным входом первого счетчика, отличающеес  тем, что, с целью повышени  точности измерени  за счет исключени  динамической погрешности, в него дополнительно введены третий счетчик, второй регистр пам ти, второй элемент И, элемент задержки и RS-триггер, S-вход которого соединен с третьим выходом блока управлени , а R-вход - с синхровходом второго регистра пам ти, входом элемента задержки и выходом переполнени  третьего счетчика, установочный вход которого соединен с вторым выходом блока управлени , выход RS- триггера соединен с первым входом второго элемента И, выход которого соединен со счетным входом третьего счетчика , информационные входы которого 45 с первого по (п-1)-й соответственно соединены с информационными выходами первого счетчика, выходы первого регистра пам ти соответственно соединены с входами второго регистра пам ти , выходы которого соединены с входами блока переписи, второй вход второго элемента И соединен с выходом делител  частоты, выход элемента за- - держки соединен с первым входом блока переписи.