SU644408A3 - Устройство дл коррекции фазы цифровых сигналов записи и считывани - Google Patents
Устройство дл коррекции фазы цифровых сигналов записи и считываниInfo
- Publication number
- SU644408A3 SU644408A3 SU762343154A SU2343154A SU644408A3 SU 644408 A3 SU644408 A3 SU 644408A3 SU 762343154 A SU762343154 A SU 762343154A SU 2343154 A SU2343154 A SU 2343154A SU 644408 A3 SU644408 A3 SU 644408A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal
- trigger
- input
- clock
- record
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Systems (AREA)
Description
3 -1и 2, выход которого подключен к первому входу блока плотнени ,3 импульсов, па второй вход которого подан сигнал «разрешение уплотнени , а также два счетчика 4, 5 и два элемента НЕ--И 6 и 7, а блок сравнени 2 выполнен в виде двух триггеров 8 и 9, iipH этом выходы первого счетчика 4 подключены соответственно к входу записи буферного блока -1 пам ти, к тактовому входу первого триггера 8 и к входу D второго триггера 9, к-входу установки нул которого подключен выход первого триггера 8, к входу D которого подключены выходы второго счетчика 5 через первый элемент НЕ-И 6, а выход блока уплотнени 3 импульсов подключен через второй элемент НЕ-И 7 к тактовому входу второго триггера 9 и к входу второго счётчика 5, выход которого подключен к входу считывани буферного блока 1 пам ти, причем на тактовые входы первого счетчика 4 и второго элемента НЕ-И 7 соответственно поданы тактовые импульсы записи и считывани , на вход установки нул первого триггера 8 подан задерживающий сигнал, а выход второго триггера 9 вл етс выходом блока сравнеС помощью предлагаемого устройства возможно числовое сравнение фаз тактовых сигналов записи и тактовых сигналов считывани в дискретные моменты сравнени , причем эти моменты по вл ютс благодар переходам сравниваемых тактовых сиг налов. Устройство позвол ет производить грубое сравнение фаз или детектирование «перехода в основное состо ние посредст ,вом квантовани моментов сравнени , соответствующих п бинарным элемента.м и точное сравнение фаз или детектирование «перехода в основное состо ние посредством квантовани моментов сравнени , равных одному бинарному элементу, прцчем точное сравнение приводитс в действие в результате грубого сравнени . Точное сравнение вл етс необходимым, так как одно грубое сравнение может в определенных частотных услови х вызвать чрезмерный интервал ожидани во врем уплотнени . Кро.ме того, благодар устройству возможна предварительна оценка сдвига фаз, достаточна дл осуществлени опознани . Устройство работает следующим образом. В блок сравнени 2 поступают тактовые сигналы от счетчиков 4 и 5. Блок сравнени 2 выдает сигнал С, передаваемый в блок утлотнени 3. В блоке уплотнени переход в основное состо ние осуществл етс введением в буферный блок 1 запроса опознавани . Осуществление этого опознавани или .-введение одного бинарного элемента вызывает скачок фазы на длительность одного бинарного элемента и, таким образом, выход из основного состо ни . Сигнал Е сти4 ранн длительности одного тактового импульса , вызывающий выход из основного состо ни , вводитс через элемент НЕ-И 7. В блок уплотнени 3, кроме того, поступает сигнал разрешени опознавани AJ, формируемый во врем выработки сетки с помошью импульса сетки в промежуток времени, предназначенный дл бинарного элемента опознавани . В блоке уплотнени 3 запоминаетс сигнал С и восстанавливаетс сигнал F, когда в запоминаюш,ее устройство поступает сигнал А, Сдвиг фаз между тактовыми сигналами записи HDJ и считывани HDL, достаточен дл осуществлени грубого детектировани и тем более, точного детектировани . Сигнал S, поступающий из счетчика 4, представл ет собой сигнал с частотой Fe/n, где п - число тактов считывани . На вход триггера 8 пЪступает сигнал S, а также сигнал , G, полученный на выходе элемента НЕ-№6 , на который приход т два сигнала от счетчика 5, и представл ющий собой импульс отрицательной пол рности с длительностью, равной I/De.BO все п отрезков тактового периода считывани . Поскольку передний, фронт сигнала, S лежит вне длительности импульса сигнала G, то выход триггера 8 осдаетс в нулево.м состо нии и, таким образом , блокирует в нулевом состо нии выход триггера 9. Более значительный сдвиг фаз между тактовым сигналом записи HDJ, с частотой ре и тактовьтм сигналом считывани HDLi со средней частотой De. Передний фронт сигнала S сравниваетс с состо нием сигнала G, и выход триггера 8 переходит в состо ние «1, т. е. в основное состо ние, Сигнал, выход щий с выхода триггера 8, приводит в действие триггер 9 основного состо ни . В этот момент выход триггера 9, на вход тактового устройства которого поступают тактовые сигналы записи HDJ и тактовые сигналы считывани HDL, остаетс в нулевом состо нии и не готов перейти в основное состо ние. Переход в основное состо ние триггера 9 нроисходит в момент, когда сдвиг фазы достаточен и когда, таким образом, передний фронт тактового сигнала считывани HDL по времени соответствует части «1 тактового сигнала записи HDJ.- Таким образом, посредством триггера 9 осуществл етс переход в основное состо ние , т. е. переход этого триггера 9 в состо ние «1, начина с момента перехода, в предосновное состо ние, в любой момент тактового, сигнала считывани HDL, когда сдвиг фаз становитс достаточным. Полученный таким образом период ожидани вл етс минимальным. Триггер 8 осуществл ет сравнение по фазе всех п бинарных элементов. Это - грубое детектирование, Триггер 9 осуществл ет сравнение по фазе всех бинарных элементов; это - точное
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7512178A FR2308251A1 (fr) | 1975-04-18 | 1975-04-18 | Procede et dispositif de demande de justification |
Publications (1)
Publication Number | Publication Date |
---|---|
SU644408A3 true SU644408A3 (ru) | 1979-01-25 |
Family
ID=9154167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762343154A SU644408A3 (ru) | 1975-04-18 | 1976-04-15 | Устройство дл коррекции фазы цифровых сигналов записи и считывани |
Country Status (11)
Country | Link |
---|---|
US (1) | US4072826A (ru) |
BG (1) | BG33890A3 (ru) |
CH (1) | CH608152A5 (ru) |
DD (1) | DD125562A5 (ru) |
DE (1) | DE2616380B2 (ru) |
FR (1) | FR2308251A1 (ru) |
GB (1) | GB1547604A (ru) |
IT (1) | IT1058400B (ru) |
PL (1) | PL112122B1 (ru) |
SE (1) | SE411265B (ru) |
SU (1) | SU644408A3 (ru) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2373198A1 (fr) * | 1976-12-03 | 1978-06-30 | Cit Alcatel | Dispositif de multiplexage numerique de trains plesiochrones |
IT1160041B (it) * | 1978-11-06 | 1987-03-04 | Sits Soc It Telecom Siemens | Memoria elastica per demultiplatore sincrono di particolare applicazione nei sistemi di trasmissione a divisione di tempo |
DE2918540A1 (de) * | 1979-05-08 | 1980-11-13 | Siemens Ag | Verfahren zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen |
DE3173087D1 (en) * | 1980-03-10 | 1986-01-16 | Nec Corp | Stuff synchronization device with reduced sampling jitter |
DE3012402C2 (de) * | 1980-03-29 | 1984-08-30 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Digitaler Phasenkomparator |
DE3121774A1 (de) * | 1981-05-26 | 1982-12-16 | Deutsche Telephonwerke Und Kabelindustrie Ag, 1000 Berlin | Koppelanordnung fuer ein digitales vermittlungssystem |
DE3207245A1 (de) * | 1982-02-25 | 1983-09-01 | Deutsche Telephonwerke Und Kabelindustrie Ag, 1000 Berlin | Verfahren und schaltungsanordnung zur phasenrichtigen takterzeugung in digitalen kommunikationssystemen, z.b. fernsprechvermittlungsanlagen |
EG17964A (en) * | 1985-09-13 | 1991-06-30 | Siemens Ag | A method of transmission for a digital signal |
US4740962A (en) * | 1985-12-23 | 1988-04-26 | Motorola, Inc. | Synchronizer for time division multiplexed data |
CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
JPH0626329B2 (ja) * | 1986-12-02 | 1994-04-06 | 日本電気株式会社 | スタツフ同期回路 |
DE3942883A1 (de) * | 1989-12-23 | 1991-06-27 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3420956A (en) * | 1966-01-04 | 1969-01-07 | Bell Telephone Labor Inc | Jitter reduction in pulse multiplexing systems employing pulse stuffing |
US3830981A (en) * | 1973-04-02 | 1974-08-20 | Bell Northern Research Ltd | Pulse stuffing control circuit for reducing jitter in tdm system |
-
1975
- 1975-04-18 FR FR7512178A patent/FR2308251A1/fr active Granted
-
1976
- 1976-03-30 US US05/671,822 patent/US4072826A/en not_active Expired - Lifetime
- 1976-04-01 CH CH407476A patent/CH608152A5/xx not_active IP Right Cessation
- 1976-04-07 IT IT22045/76A patent/IT1058400B/it active
- 1976-04-13 SE SE7604332A patent/SE411265B/xx not_active IP Right Cessation
- 1976-04-14 BG BG7632907A patent/BG33890A3/xx unknown
- 1976-04-14 DE DE2616380A patent/DE2616380B2/de active Granted
- 1976-04-15 SU SU762343154A patent/SU644408A3/ru active
- 1976-04-15 DD DD192397A patent/DD125562A5/xx unknown
- 1976-04-15 GB GB15438/76A patent/GB1547604A/en not_active Expired
- 1976-04-16 PL PL1976188846A patent/PL112122B1/pl unknown
Also Published As
Publication number | Publication date |
---|---|
DD125562A5 (de) | 1977-05-04 |
DE2616380A1 (de) | 1976-10-28 |
PL112122B1 (en) | 1980-09-30 |
SE411265B (sv) | 1979-12-10 |
US4072826A (en) | 1978-02-07 |
CH608152A5 (ru) | 1978-12-15 |
IT1058400B (it) | 1982-04-10 |
GB1547604A (en) | 1979-06-20 |
SE7604332L (sv) | 1976-10-29 |
DE2616380B2 (de) | 1980-03-20 |
FR2308251A1 (fr) | 1976-11-12 |
BG33890A3 (en) | 1983-05-16 |
DE2616380C3 (ru) | 1980-11-13 |
FR2308251B1 (ru) | 1978-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU644408A3 (ru) | Устройство дл коррекции фазы цифровых сигналов записи и считывани | |
US4870664A (en) | Continuous counting device | |
SU1368836A1 (ru) | Устройство дл регистрации сейсмической информации | |
GB1504973A (en) | Apparatus and method for converting an asynchronous binary input signal into a binary output signal having transitions synchronous with a clock signal | |
SU1495779A1 (ru) | Устройство дл ввода информации | |
SU864551A1 (ru) | Цифровой регистратор импульсных процессов | |
SU1115215A1 (ru) | Устройство дл задержки импульсов | |
US4517473A (en) | Solid-state automatic injection control device | |
SU1524037A1 (ru) | Устройство дл формировани синхроимпульсов | |
RU2093952C1 (ru) | Цифровая схема сравнения частот | |
SU1262404A1 (ru) | Устройство допускового контрол импульсных сигналов | |
SU966867A1 (ru) | Генератор пилообразного сигнала | |
SU752797A1 (ru) | Программируемый преобразователь код-временной интервал | |
SU1550434A1 (ru) | Устройство дл измерени частоты | |
SU1566317A1 (ru) | Устройство дл фазовой коррекции последовательности временных сигналов | |
SU463976A1 (ru) | Корректирующее устройство | |
SU1196908A1 (ru) | Устройство дл определени среднего значени | |
SU1029185A1 (ru) | Дифференцирующее устройство | |
SU416858A1 (ru) | ||
SU1225014A1 (ru) | Устройство аналого-цифрового преобразовани узкополосных сигналов | |
SU1541640A1 (ru) | Устройство дл считывани и обработки графической информации | |
SU1531081A1 (ru) | Таймер | |
SU1437858A1 (ru) | Вычислительное устройство | |
SU1265970A1 (ru) | Устройство дл формировани временной импульсной последовательности | |
SU693274A1 (ru) | Устройство дл измерени параметров цифровых полупроводниковых элементов |