DE2616380B2 - Schaltungsanordnung zur Synchronisierung eines Emgabetaktes mit einem Ausgabetakt bei einem Pufferspeicher für digitale Daten - Google Patents
Schaltungsanordnung zur Synchronisierung eines Emgabetaktes mit einem Ausgabetakt bei einem Pufferspeicher für digitale DatenInfo
- Publication number
- DE2616380B2 DE2616380B2 DE2616380A DE2616380A DE2616380B2 DE 2616380 B2 DE2616380 B2 DE 2616380B2 DE 2616380 A DE2616380 A DE 2616380A DE 2616380 A DE2616380 A DE 2616380A DE 2616380 B2 DE2616380 B2 DE 2616380B2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- phase comparison
- comparison device
- clock
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Television Systems (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Synchronisierung von mit einem Takt Fe eingegebener
Information auf einen vorgegebenen Ausgabetakt De. wobei De größer als Fe, bei einem Pufferspeicher für
digitale Daten, bei welcher in wenigstens einer als bistabile Kippstufe ausgebildeten Phasen-Vergleichseinrichtung die auf der ankommenden Leitung vorhandenen Taktimpulse mit den Taktimpulsen eines den
Ausgabetakt bestimmenden Taktgebers hinsichtlich ihrer Phasenlage verglichen werden und bei einer
bestimmten Phasendifferenz ein Synchronisiersignal ausgelöst wird, durch welches wenigstens e;n Binärelement zum Ausgleich hinzugefügt wird.
Eine derartige Schaltungsanordnung ist aus der DE-OS 2133 962 bekannt. Bei dieser bekannten
Schaltungsanordnung kann der zwischen aufeinanderfolgenden Synchronisiersignalen auftretende Wartezeitsprung verhältnismäßig groß werden. Wenn die
Synchronisierung jedoch mit relativ geringer Häufigkeit durchgeführt wird, so ergeben sich nachteilige Auswirkungen dadurch, daß die nachträgliche erforderliche
Filterung eines Signals mit einer Komponente mit
relativ geringer Frequenz schwierig und aufwendig
wird.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Schaltungsanordnung der eingangs näher genannten Art zu schaffen, durch welche bei der Informations-
Übertragung durch einen Pufferspeicher hindurch die
Synchronisierung der übertragenen Daten derart vervollkommnet wird, daß der zwischen aufeinanderfolgenden Synchronisiersignalen auftretende Wartezeitsprung besonders kurz wird.
■2» Zur Lösung dieser Aufgabe sieht die Erfindung vor,
daß eine zweite Phasen-Vergleichseinrichtung vorgesehen ist, durch welche der ersten Phasen-Vergleichseinrichtung bei einer wesentlich geringeren als der von der
ersten Phasen-Vergleichseinrichtung ermittelten Pha-
■!"· sendifferenz ein Steuersignal zur Auslösung eines
Synchronisiersignals zugeführt wird.
Vorteilhafte Weiterbildungen und bevorzugte Ausführungsformen des Erfindungsgegenstandes ergeben
sich aus den Unteransprüchen.
i» Gemäß der Erfindung ist der wesentliche Vorteil
erreichbar, daß Signalkomponenten mit verhältnismäßig geringer Frequenz eliminiert werden und dadurch
die Filterung des Signals wesentlich vereinfacht wird.
Die erfindungsgemäße Schaltungsanordnung ist ins-
• > besondere in einem Multiplexer vorteilhaft anwendbar.
Ein Ausführungsbeispiei des Erfindungsgegenstandes wird nachfolgend anhand der Zeichnung beschrieben; in
dieser zeigt
■"> zur Synchronisierung der Ausgabetaktsignale mit den
Eingabetaktsignalen bei einem P'jiferspeicher und
Fig.2 ein Zeitdiagramm für drei unterschiedliche
Betriebszuslände.
Gemäß Fig. I werden binäre Dalenwörter mit einer
•τ. Frequenz Fe in einen Pufferspeicher 20 mit η Stufen
eingegeben, d. h. der Eingabetakt für eine Stufe des Pufferspeichers 20 ist Fe/n. Die Binärwörter werden im
Takt De ausgegeben, wobei De größer als Fe ist. Die entsprechenden Taktsignale HDI(\ür Fc) und HDL[IHr
Eine Einrichtung 1 zur Anzeige des Eintritts in die Raststellung empfängt die von den Zählern 3 und 4
abgegebenen Steuersignale. Diese Einrichtung 1 wird von zwei Phasen Vergleichseinrichtungen fl9 und B 10,
v"> beispielsweise D-Flip-Flops, gebildet. fliO gibt ein
Signal C ab. das an eine im folgenden Beschriebene Ausgleichsstufe 2 übertragen wird. Der »Eintritt in die
Raststcllung« veranlaßt die Einspeicherung einer Ausgleichsanfrage in die Ausgleichsstufe 2. Die
M) Durchführung dieses Phasen-Ausgleichs durch die
Zugabe eines Binärelementes bewirkt das Einführen eines Phasensprunges von der Dauer eines Binärelementes und damit das »Aus-Lösen der Raststellung«.
Ein Signal E zur Löschung eines Zeittaktes, der die
β') Freigabe der Raststellung bewirkt, wird in Abhängigkeit
von einem NICHT-UND-Glied P2 eingegeben.
Die Ausgleichsstufe 2 empfängt außerdem das Ausgleichsauslösesignal AJ1 das bei der Bildung eines
Rahmens durch einen Rahmenimpuls gebildet ist, und zwar an der Stelle, die für das binäre Ausgleichselement
reserviert ist Die Ausgleichsstufe 2 ist im wesentlichen ein Speicher, der das Signal Cspeichert und das Signal E
wiederherstellt, wenn er das Signal AJ empfängt.
Die Fig.2 beschreibt drei Funktionszustände. Der
Zustand gemäß der F i g. 2a repräsentiert eine zu kleine Phasenverschiebung zwischen dem Eingabetaktsignal
HDl und dem Ausgabetaktsignal HDL; um einen Phasenausgleich auszulösen. Das von dem Zähler 3
kommende Signal 5 ist ein Signal der Frequenz Fe/n. Die Phasenvergleichseinrichtung B 9 empfängt an
ihrem Takteingang das Signal S ebenso wie das Signal G, das am Ausgang des NICHT-UND-GIiedes Px
erzeugt worden ist, das von dem Zähler 4 zwei Signale ι ί
empfängt, wobei das Signal G durch einen negativen Impuls von der Dauer MDe während aller η
Ausgabetaktimpulse gebildet ist. Solange die ansteigende Vorderflanke des Signals S außerhalb des Impulses
des Signales G ist, bleibt der Ausgang Ό der :n
Phasenvergleichseinrichtung S 9 im Nullzustand und blockiert somit den Ausgang Q der Phase i.vergleichseinrichtung
B10 im Nullzustand.
Der Zustand gemäß der Fig.2b repräsentiert eine
größere Phasenverschiebung zwischen dem Eingabe- >■;
taktsignal /·'£>/ mit der Frequenz Fe und dem
Ausgabetakt*ignal HDL der mittleren Frequenz De. Die
ansteigende vorderflanke des Signales 5 wird mit dem Zustand des Signales G verglichen, und der Ausgang Q
der Phasenv'injleichseinrichtung B9 gelangt in den x>
Zustand »EinV«· d. h^sie gelangt in die Raststellung. Das
von dem Ausgang Q der Phasenvergleichseinrichtung
B9 gelieferte S'gnal Fgibt die Phasenvergleichseinrichtung
βίο fr<?<. In diesem Augenblick bleibt die
Phasenvergleic'iseinrichtung B 10, die das Eingabetakt- r>
signal HDI unM das Ausgabetaktsignal HDL an dem
Takteingang ei'ipfängt, am Ausgang Q im Zustand Null,
während sie jedoch bereit ist, in die Raststellung einzutreten. Uer Eintritt in die Raststellung in
Verbindur j mit der Phasenvergleichseinrichtung B 10 erfolgt dann, wenn die Phasenabweichung ausreichend
groß ist, so daß die ansteigende Vorderflanke des Ausgabetaktsignals HDL sich in dem Bereich »Eins«* des
Eingabetaktsignals HDI befindet Auf diese Weise wird ein Eintritt in die Raststellung verwirklicht d.h. ein
Übergang in den Zustand »Eins«, und zwar ausgehend von dem Augenblick des Eintrittes in die Vorraststellung
zu irgendeinem Zeitpunkt des Ausgabetaktsignals HDL, sobald die Phasenabweichung ausreichend groß
ist Die auf diese Weise entstehende Wartezeit ist minimal. Die Phasenvergleichseinrichtung B10 führt für
alle η Binärelemente einen Phasenvergleich durch; dies
wird als Grobausgleich bezeichnet. Die Phasenvergleichseinrichtung B 9 führt bei jedem Binärelement
einen Phasenvergleich durch; dies wird als Feinausgleich bezeichnet.
Beispielsweise können bei einem Multiplexer die Ausgleichsabfragen oder der Eintritt in die Raststellung
in Abhängigkeit von der Phasenvergleichseinrichtung B10 nicht unmittelbar nach einer Gruppe von
systematisch eingefügten Binärel.Tnenten stattfinden. Es ist demzufolge nicht erforderten daß der Grobausgleich,
nachdem sämtliche η Binärelemente beim Feinausgleich untersucht werden, sich auf die Zeit
verlängert, die unmi?telbar auf eine Gruppe von systematisch eingefügten Binärelemetiten folgt. Aus
diesem Grund löscht das Sperrsignal IEB die Phasenvergleichseinrichtung B 9 im Bereich einer Gruppe von
systematisch eingegebenen Binärelementen. Dieser FaI! ist in der F i g. 2c dargestellt; das Signal IEB hat am
Anfang einer Gruppe von systematisch eingefügten Binärelementen einen Pegel »Null« und gelangt am
Ende dieser Binärelementengruppe wieder auf den Pegel »Eins«.
Die Ausführungsbeispiele, bei denen ein Pufferspeicher mit einer Kapazität von 8 Binärelementen
verwendet worden ist, zeigen bei einem Phasenvergleich bei jeweils jedem achten Binärelement einen
Wartezeitsprung von 120 ns von Spitze zu Spitze und bei einem Phasenvergleich bei jedem Binärelement von
25 ns.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Schaltungsanordnung zur Synchronisierung von mit einem Takt Fe eingegebener Information auf
einen vorgegebenen Ausgabetakt De, wobei De größer als Fe, bei einem Pufferspeicher für digitale
Daten, bei welcher in wenigstens einer als bistabile Kippstufe ausgebildeten Phasen-Vergleichseinrichtung die auf der ankommenden Leitung vorhandenen Taktimpulse mit den Taktimpulsen eines den
Ausgabetakt bestimmenden Taktgebers hinsichtlich ihrer Phasenlage verglichen werden und bei einer
bestimmten Phasendifferenz ein Synchronisiersignal ausgelöst wird, durch welches wenigstens ein
Binärelement zum Ausgleich hinzugefügt wird, dadurch gekennzeichnet, daß eine zweite
Phasen-Vergleichseinrichtung (B 9) vorgesehen ist, durch welche der ersten Phasen-Vergleichseinrichtung (B 10) bei einer wesentlich geringeren als der
von der ersten Phasen-Vergleichseinrichtung (S IQ)
ermittelten Phasendifferenz ein Steuersignal zur Auslösung eines Synchronisiersignals zugeführt
wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der zweiten Phasen-Vergleichseinrichtung (59) ein Phasenvergleich zwischen einem Signal der Frequenz Fe/n und einem
Signal dei Frequenz De und einem Signal der Frequenz De/n durchführbar ist, wobei η die
Speicherkapazität des Pufferspeichers (20) angibt.
3. Schaltungsanordnung nach einem der Ansprüche I oder 2, dadurch gekennzeichnet, daß die zweite
Phasen-Vergleichseimichtung (59) als bistabile
Kippstufe ausgebildet ist, de; .n Ausgang mit dem Rückstelleingang der als bistabile Kippstufe ausgebildeten ersten Phasen-Vergleichseinrichtung (SIO)
verbunden ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Phasen-Vergleichscinrichtung (SlO) ein Synchronisiersignal (C) abgibt,
wenn eine ansteigende Flanke eines Ausgabetaktsignals mit dem Zustand einer logischen
»Eins« des Eingabetaktsignals zusammenfällt und die zweite Phasen-Vergleichseinrichtung (B 9) ein Steuersignal (F) abgibt,
wenn die ansteigende Flanke eines Signals der Frequenz Fe/n mit einer logischen »Null« eines
Signals (G) zusammenfällt, welches aus negativen Impulsen der Dauer MDe besteht, die mit der
Frequenz De/n auftreten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7512178A FR2308251A1 (fr) | 1975-04-18 | 1975-04-18 | Procede et dispositif de demande de justification |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2616380A1 DE2616380A1 (de) | 1976-10-28 |
DE2616380B2 true DE2616380B2 (de) | 1980-03-20 |
DE2616380C3 DE2616380C3 (de) | 1980-11-13 |
Family
ID=9154167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2616380A Granted DE2616380B2 (de) | 1975-04-18 | 1976-04-14 | Schaltungsanordnung zur Synchronisierung eines Emgabetaktes mit einem Ausgabetakt bei einem Pufferspeicher für digitale Daten |
Country Status (11)
Country | Link |
---|---|
US (1) | US4072826A (de) |
BG (1) | BG33890A3 (de) |
CH (1) | CH608152A5 (de) |
DD (1) | DD125562A5 (de) |
DE (1) | DE2616380B2 (de) |
FR (1) | FR2308251A1 (de) |
GB (1) | GB1547604A (de) |
IT (1) | IT1058400B (de) |
PL (1) | PL112122B1 (de) |
SE (1) | SE411265B (de) |
SU (1) | SU644408A3 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2918540A1 (de) * | 1979-05-08 | 1980-11-13 | Siemens Ag | Verfahren zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen |
DE3012402A1 (de) * | 1980-03-29 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitaler phasenkomparator |
DE3121774A1 (de) * | 1981-05-26 | 1982-12-16 | Deutsche Telephonwerke Und Kabelindustrie Ag, 1000 Berlin | Koppelanordnung fuer ein digitales vermittlungssystem |
DE3207245A1 (de) * | 1982-02-25 | 1983-09-01 | Deutsche Telephonwerke Und Kabelindustrie Ag, 1000 Berlin | Verfahren und schaltungsanordnung zur phasenrichtigen takterzeugung in digitalen kommunikationssystemen, z.b. fernsprechvermittlungsanlagen |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2373198A1 (fr) * | 1976-12-03 | 1978-06-30 | Cit Alcatel | Dispositif de multiplexage numerique de trains plesiochrones |
IT1160041B (it) * | 1978-11-06 | 1987-03-04 | Sits Soc It Telecom Siemens | Memoria elastica per demultiplatore sincrono di particolare applicazione nei sistemi di trasmissione a divisione di tempo |
DE3173087D1 (en) * | 1980-03-10 | 1986-01-16 | Nec Corp | Stuff synchronization device with reduced sampling jitter |
EG17964A (en) * | 1985-09-13 | 1991-06-30 | Siemens Ag | A method of transmission for a digital signal |
US4740962A (en) * | 1985-12-23 | 1988-04-26 | Motorola, Inc. | Synchronizer for time division multiplexed data |
CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
JPH0626329B2 (ja) * | 1986-12-02 | 1994-04-06 | 日本電気株式会社 | スタツフ同期回路 |
DE3942883A1 (de) * | 1989-12-23 | 1991-06-27 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3420956A (en) * | 1966-01-04 | 1969-01-07 | Bell Telephone Labor Inc | Jitter reduction in pulse multiplexing systems employing pulse stuffing |
US3830981A (en) * | 1973-04-02 | 1974-08-20 | Bell Northern Research Ltd | Pulse stuffing control circuit for reducing jitter in tdm system |
-
1975
- 1975-04-18 FR FR7512178A patent/FR2308251A1/fr active Granted
-
1976
- 1976-03-30 US US05/671,822 patent/US4072826A/en not_active Expired - Lifetime
- 1976-04-01 CH CH407476A patent/CH608152A5/xx not_active IP Right Cessation
- 1976-04-07 IT IT22045/76A patent/IT1058400B/it active
- 1976-04-13 SE SE7604332A patent/SE411265B/xx not_active IP Right Cessation
- 1976-04-14 DE DE2616380A patent/DE2616380B2/de active Granted
- 1976-04-14 BG BG7632907A patent/BG33890A3/xx unknown
- 1976-04-15 GB GB15438/76A patent/GB1547604A/en not_active Expired
- 1976-04-15 DD DD192397A patent/DD125562A5/de unknown
- 1976-04-15 SU SU762343154A patent/SU644408A3/ru active
- 1976-04-16 PL PL1976188846A patent/PL112122B1/pl unknown
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2918540A1 (de) * | 1979-05-08 | 1980-11-13 | Siemens Ag | Verfahren zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen |
DE3012402A1 (de) * | 1980-03-29 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitaler phasenkomparator |
DE3121774A1 (de) * | 1981-05-26 | 1982-12-16 | Deutsche Telephonwerke Und Kabelindustrie Ag, 1000 Berlin | Koppelanordnung fuer ein digitales vermittlungssystem |
DE3207245A1 (de) * | 1982-02-25 | 1983-09-01 | Deutsche Telephonwerke Und Kabelindustrie Ag, 1000 Berlin | Verfahren und schaltungsanordnung zur phasenrichtigen takterzeugung in digitalen kommunikationssystemen, z.b. fernsprechvermittlungsanlagen |
Also Published As
Publication number | Publication date |
---|---|
BG33890A3 (en) | 1983-05-16 |
DE2616380C3 (de) | 1980-11-13 |
SE7604332L (sv) | 1976-10-29 |
SE411265B (sv) | 1979-12-10 |
GB1547604A (en) | 1979-06-20 |
CH608152A5 (de) | 1978-12-15 |
SU644408A3 (ru) | 1979-01-25 |
US4072826A (en) | 1978-02-07 |
DD125562A5 (de) | 1977-05-04 |
DE2616380A1 (de) | 1976-10-28 |
FR2308251B1 (de) | 1978-07-13 |
FR2308251A1 (fr) | 1976-11-12 |
PL112122B1 (en) | 1980-09-30 |
IT1058400B (it) | 1982-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2618031C2 (de) | Auswerteschaltung für Binärdaten | |
DE2643692C2 (de) | Vorrichtung und Verfahren zur schnelleren Zeitbasisfehler-Korrektur | |
DE2702959C3 (de) | Schaltungsanordnung zum Herstellen des Gleichlaufs zwischen einer örtlich erzeugten Impulsfolge und einer ankommenden Datenfolge | |
DE2645638C2 (de) | Phasendetektor in einer phasenstarren Schleife | |
DE2637381A1 (de) | Zeitsteuerungswiedergewinnungsschaltung | |
DE2705780C3 (de) | Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen | |
DE2616380C3 (de) | ||
DE1240953B (de) | Zeitmultiplex-UEbertragungsanlage | |
DE2841014C2 (de) | Digitale Entfernungsmeßeinheit | |
DE2623002A1 (de) | Konverter | |
EP0363513A1 (de) | Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals | |
DE1222974B (de) | Verfahren und Schaltungsanordnung zur UEbertragung binaerer Signale in hoeher codierter Form | |
DE2855082A1 (de) | Uebertragungssystem fuer digitale signale | |
DE1199313B (de) | Schaltungsanordnung zum Wahrnehmen und Korrigieren von Datensignalverzerrungen | |
DE2431975A1 (de) | Vorrichtung zur kontrolle einer multiplex-digital-bitfolge | |
DE4230853C2 (de) | Abtastverfahren für verjitterte Signale | |
DE2933322C2 (de) | Schaltungsanordnung zum Ableiten eines Bittaktsignals aus einem Digitalsignal | |
DE3130156C2 (de) | Digitaler Frequenz-Phasenkomparator | |
DE4132325C2 (de) | Anordnung zum automatischen Taktabgleich bei integrierten Schaltkreisen | |
DE3832330C2 (de) | Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen | |
DE3835259C2 (de) | Schaltungsanordnung zum Empfang von seriell übertragenen digitalen Daten | |
DE4313960C1 (de) | Schaltung zur Erkennung von Synchronisierungsfolgen | |
DE3633024C2 (de) | Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen | |
DE2832589C2 (de) | ||
DE3637515C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OI | Miscellaneous see part 1 | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |