DE3130156C2 - Digitaler Frequenz-Phasenkomparator - Google Patents
Digitaler Frequenz-PhasenkomparatorInfo
- Publication number
- DE3130156C2 DE3130156C2 DE19813130156 DE3130156A DE3130156C2 DE 3130156 C2 DE3130156 C2 DE 3130156C2 DE 19813130156 DE19813130156 DE 19813130156 DE 3130156 A DE3130156 A DE 3130156A DE 3130156 C2 DE3130156 C2 DE 3130156C2
- Authority
- DE
- Germany
- Prior art keywords
- phase
- sensitive part
- frequency
- input
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
Abstract
Vorliegende Erfindung betrifft einen digitalen Frequenz-Phasenkomparator (KP) mit der Hintereinanderschaltung eines frequenzsensitiven (FT) und eines phasensensitiven Teils (PT), bei dem der frequenzsensitive Teil (FT) einen ersten Eingang für die in ihrer Folgefrequenz zu regelnde Impulsfolge (f ↓1) und einen zweiten Eingang für eine Refe renz impulsfolge (f ↓2) aufweist. Es ist vorgeschlagen, daß der frequenzsensitive Teil (FT) an seinen beiden Eingängen je ein über ein gemeinsames Gatter (G) rückstellbares D-Flip-Flop (K1, K2) aufweist. Darüberhinaus nimmt der phasensensitive Teil (PT) an seinem ersten Eingang das Ausgangssignal (A) des die zu regelnde Impulsfolge (f ↓1) empfangenden D-Flip-Flops (K1) auf. An den zweiten Eingang des phasensensitiven Teils (PT) ist die Referenzimpulsfolge (f ↓2) direkt geführt. Der phasensensitive Teil (PT) tastet das eine Eingangssignal (A bzw. f ↓2) je nach Festlegung mit der positiven oder negativen Flanke des anderen Eingangssignals (f ↓2 bzw. A) ab, und der abgetastete Wert (B) steht solange an, bis ein neuer Abtastwert vorliegt. Derartige digitale Frequenz-Phasenkomparatoren werden in hochstabilen Phasenregelschleifen eingesetzt, z.B. in der modernen Funktechnik für einen Datenmultiplexer in einem Richtfunkgerät.
Description
Die Erfindung betrifft einen digitalen Frequenz-Phasenkomparator,
bestehend aus der Hintereinanderschaltung eines eine erste Kippanordnung aufweisenden
frequenzsensitiven Teils und eines aus einer zweiten Kippanordnung bestehenden phasensensitiven Teils,
bei dem der frequenzsensitive Teil einen ersten Eingang für die in ihrer Folgefrequenz zu regelnde Impulsfolge
und einen zweiten Eingang für eine Referenzimpulsfolge aufweist und bei dem auf der Ausgangsseite des
phasensensitiven Teils das Regelsignal abgenommen ist.
Regelschaltungen, die zwei Frequenzen exakt auf den gleichen Wert ohne Regelabweichungen einstellen sollen,
arbeiten in der Weise, daß der Phasenunterschied zwischen der in ihrer Folgefrequenz zu regelnden
Impulsfolge und der Referenzimpulsfolge in dem phasensensitiven Teil gemessen wird und daraufhin über
eine Regelstrecke so auf die in ihrer Folgefrequenz zu regelnde Impulsfolge eingewirkt wird, daß der Phasenunterschied
konstant ist. Da der Phasenunterschied das Zeitintegral der Frequenzdifferenz ist, wird die Frequenzdifferenz
auch dann zu Null, wenn der Phasenun-
annimmt
Zum Messen des Phasenunterschiedes gibt es viele Schaltungsanordnungen, die allerdings erst dann arbeiten,
wenn die in ihrer Folgefrequenz zu regelnde Impulsfolge (Istfrequenz) den Wert der Referenzimpulsfolge
(Sollfrequenz) schon nahezu erreicht hat. Es wird daher zusätzlich ein frequenzsensitiver Teil verwendet,
der bei größeren Frequenzabweichungen das Vorzeichen der Frequenzdifferenz ermitteil und die in
ihrer Folgefrequenz zu regelnde Impulsfolge solange nachregelt, bis der Fangbereich des phasensensiliven
Teils erreicht ist.
Derartige digitale Frequenz-Phasenkompanitoren
sind in einer Phasenregelschleife (phasc-locked-loop
PLL) eingesetzt. Dabei ist das auf der Ausgangsseite des phasensensitiven Teils des digitalen Frequenz-I'hasenkompaitors
abgenommene Regelsignal über ein Schleifenfilter, z. B. einen Tiefpaß, an einen in der
Frequenz verstimmbaren Oszillator (Voltage Controlled Oscillator VCO) geführt. Das Ausgangssignal des
Oszillators stellt die in ihrer Folgefrequenz zu regelnde Impulsfolge dar, die an den Eingang des digitalen Frequenz-Phasenkomparators
gelangt, wo sie mit der Referenzimpulsfolge nach Frequenz und Phase verglichen wird. Phasenregelschleifen dieser Art werden in der
modernen Funktechnik sehr oft verwendet, z. B. für Datenmultiplexer in einem Richtfunkgerät. An die Phasenregelschleifen
werden hinsichtlich ihrer Stabilität hohe Anforderungen gestellt.
Aus der Zeitschrift »NTZ« 1971, Heft 8, Seite 438 ist ein Frequenz-Phasenkomparator bekannt, der aus
einem frequenzsensitiven Teil mit einer ersten Kippanordnung und einem phasensensitiven Teil mit einer
zweiten Kippanordnung besteht. In den Signalwegen für die zu regelnde Impulsfolge und für die Referenzimpulsfolge
weist hierbei die Kippanordnung des frequenzsensitiven Teils jeweils einen Schmitt-Trigger und
einen monostabilen Multivibrator auf. Die Kippanordnung des phasensensitiven Teils besteht aus zwei bistabilen
Multi vibratoren, die jeweils mit den beiden zu vergleichenden Impulsfolgen angesteuert werden.
Doch genügt ein derartiger Frequenz-Phasenkomparator nicht den hohen Stabilitätsanforderungen, da der
phasensensitive Teil aufgrund seiner Arbeitskennlinie mit konstanter endlicher Steigung bereits auf geringfügige
Offsetfehler oder Schwellendrift der Bauelemente im Regelkreis mit einer Änderung der Phasenbeziehung
der am Eingang des phasensensitiven Teils anstehenden Signale reagiert.
Der Erfindung liegt die Aufgabe zugrunde, einen digitalen Frequenz-Phasenkomparator der eingangs
genannten Art anzugeben, der sich durch eine hohe Phasenstabilität auszeichnet, und auch gegenüber Phasenjitter
und Rauschen relativ unempfindlich ist. Bei der Erfüllung dieser Erfordernisse soll darüber hinaus
für den frequenzsensitiven Teil und den phasensensitiven Teil des Frequenz-Phasenkomparators ein geringer
Bauteileaufwand erreicht werden.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der frequenzsensitive Teil an seinem ersten Eingang
ein erstes D-Flip-Flop und an seinem zweiten Eingang ein zweites D-Flip-Flop aufweist, die über ein gemeinsames
Gatter rückstellbar sind, daß der phasensensitive Teil an seinem ersten Eingang das das Ausgangssignal
des frequenzsensitiven Teils darstellende Ausgangssignal des ersten D-Flip-Flop empfängt und daß an seinen
zweiten Eingang die Referenzimpulsfolge direkt geführt ist, daß ferner der phasensensitive Teil das eine Eingangssigna!
je nach Festlegi'ig mit der positiven oder
negativen Flanke des anderen Eingangssignals abtastet und daß der das Regelsignal darstellende abgetastete
Wert am Ausgang des phasensensitiven Teils solange ansteht, bis ein neuer Abtastwert vorliegt.
Durch die Literaturstelle »elektronikpraxis« Nr. 3, März 1975, Seite 77 ist ebenfalls ein digitaler Frequenz-Phasenkomparator
bekannt, der innerhalb eines relativ
großen Fangbereichs der ihm eingangsseitig zugeführten
unterschiedlichen Frequenzen arbeiten kann. Die ockannte Schaltung benötigt jedoch fünf Flip-Flops und
vier Gatter, ist also wesentlich aufwendiger als der Erfindungsgegenstand und weist insofern eine andere
Arbeitsweise auf, als die eingangsseitigen unterschiedlichen Frequenzen zunächst um den Faktor 2 heruntergeteilt
werden und anschließend nach Differenzbildung eine Differenzierung der negativen Flanken vorgenommen
wird. ίο
Weiterhin ist es auch durch die Literaturstelle »radio
Fernsehen elektronik« 30, (1981), Heft 2, Seite 131 bekannt, eine Phasendetektorschaltung mit zwei JK-Flip-Flops
und einem NAND-Gatter aufzubauen. Diese Schaltung setzt voraus, daß die den JK-Flip-Flops züge- is
führten Impulsfolgen gleiche Frequenz aufweisen. Es handelt sich hier also mit anderen Worten um eine
ausschließlich phasensensitive Schaltung. Beim Erfindungsgegenstand wird unter Zuhilfenahme von zwei D-Flip-Flops
und einem NAND-Gatter dagegen eine frequenzsensitive Schaltung verwirklicht, die es in Zusammenarbeit
mit einem phasensensitiven Teil ermöglicht, einen digitalen frequenzsensitiven Phasenkomparator
zu verwirklichen, der über einen größeren Fangbereich der ihm eingangsseitig zugeführten unterschiedlichen
Frequenzen einwandfrei arbeiten kann.
Der Erfindung liegt die Erkenntnis zugrunde, daß durch diese Art der Abtastung der phasensensitive Teil
des Frequenz-Phasenkomparators keine lineare Arbeitskennlinie mit konstanter Steilheit wie bisher
sondern eine nichtlineare Arbeitskennlinie in Form einer Sprungfunktion aufweist. Durch diese Arbeitskennlinie mit einer theoretisch unendlich großen Steilheit
wird die gewünschte hohe Phasenstabilität erreicht.
In einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß die Kippanordnung des phasensensitiven
Teils ein D-Flip-Flop ist.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher
beschrieben. Es zeigt
Fig. 1 ein Blockschaltbild des digitalen Frequenz-Phasenkomparators
gemäß der Erfindung
Fig. 2 die Wirkungsweise des digitalen Frequenz-Phasenkomparators anhand verschiedener Zeitdiagramme
gemäß der Erfindung.
In Fig. 1 ist der digitale Frequenz-Phasenkomparator
KP dargestellt. Er setzt sich aus dem frequenzsensitiven Teil FT und dem nachgeschalteten phasensensitiven
Teil PT zusammen. Der frequenzsensitive Teil FT weist eine erste Kippanordnung auf, die aus den beiden D-Flip-Flops
Kl und Kl besteht. Eingangsseitig ist an das erste D-Flip-Flop Kl die in ihrer Folgefrequenz zu
regelnde Impulsfolge /, geführt. Die Refererizimpulsfolge
/2 gelangt an den Eingang des zweiten D-Flip-Flops Kl. Ausgangsseitig werden die beiden D-Flip-Flops
Kl und Kl über das gemeinsame Gatter G zurückgesetzt. Das Gatter G ist ein NAND-Gatter,
d. h. daß die Rücksetzung der beiden D-Flip-Flops Kl und Kl nur dann erfolgt, wenn an den beiden Eingängen
des Gatters G jeweils eine logische »1« ansteht.
Dci dem frequenz5cnsitivcn Tc:! FT nachgeschaltete
phasensensitive Teil PT weist eine zweite Kippanordnung auf, die durch das D-Flip-Flop K3 realisiert ist.
Der phasensensitive Teil PT empfängt an seinem ersten Eingang das Ausgangssignal A des ersten D-Flip-Flops
Kl des frequenzsensitiven Teils FT, während an seinen zweiten Eingang die Refer-enzimpulsfolge /2 direkt
neführt ist.
Die in dem D-Flip-Flop K3 vorgenommene Abtastung
kann z. B. in der Weise erfolgen, daß das Eingangssignal A die Referenzimpulsfolge/2 abtastet. Doch
kann umgekehrt ebenso die Referenzimpulsfolge £ das Eingangssignal A abtasten. Aus Gründen der Übersichtlichkeit
beziehen sich die folgenden Ausführungen lediglich auf den Fall, daß die Referenzimpulsfolge /,
das Eingangssignal A abtastet. Die Abtastung kann je nach Festlegung entweder mit der positiven oder negativen
Flanke des abtastenden Signales, in diesem Fall also der Referenzimpulsfolge/, erfolgen. In den folgenden
Ausführungen ist angenommen, daß das Eingangssignal A mit der positiven Flanke der Referenzimpulsfolge
/2 abgetastet wird.
Nach erfolgter Abtastung wird auf der Ausgangsseite des phasensensitiven Teils PT das Regelsignal B abgenommen.
Das Regelsignal B steht solange an, bis ein neuer Abtastwert vorliegt.
In Fig. 2 ist die Wirkungsweise des digitalen Frequenz-Phasenkomparators
KP anhand der Zeitdiagramme a, b, c, d, e, f, g, h, i, j dargestellt. Bei den zehn
Zeitdiagrammen ist in der horizontalen Achse jeweils die Zeit t aufgetragen. In der vertikalen Achse sind die
Amplituden der zu regelnden Impulsfolge/,, der Referenzimpulsfolge /2, des Ausgangssignals A des frequenzsensitiven
Teils FT und des Regelsignals B auf der Ausgangsseite des phasensensitiven Teils PT für drei
verschiedene Fälle angegeben. Die einzelnen Fälle unterscheiden sich hinsichtlich der relativen Größe zwischen
der zu regelnden Impulsfolge/, und der Referenzimpulsfolge /2.
Erster Fall: /2 > /,
Für diesen Fall sind die vier Zeitdiagramme a, b, c, d
maßgeblich. Im Diagramm α ist der Verlauf der in ihrer Folgefrequenz zu regelnden Impulsfolge /, dargestellt.
Das Diagramm b zeigt den Verlauf der Referenzimpulsfolge /2. Da - wie angenommen - die Frequenz der
Referenzimpulsfolge /2 größer ist als die Frequenz der zu regelnden Impulsfolge /,, weist das Diagramm b
schmalere Impulsbreiten auf als das Diagramm a. Das Ausgangssignal A des frequenzsensitiven Teils FT nach
Diagramm c weist zunächst den logischen Pegel »0« auf. Mit der positiven Flanke der zu regelnden Impulsfolge
/, wird das D-Flip-Flop Kl gesetzt. Nach der Setzzeit tKl des D-Flip-Flops Kl springt das Ausgangssignal A
des frequenzsensitiven Teils FT auf den logischen Pegel »1«. Das NAND-Gatter G weist zu diesem Zeitpunkt
an seinen beiden Eingängen jeweils eine logische »1« auf. Nach der Laufzeit tG des Gatters G und der
Rücksetzzeit tRKl des D-Flip-Flops Kl springt das Ausgangssignal
A des frequenzsensitiven Teils FT wieder auf den logischen Pegel »0« zurück. Die Kippstufe Kl
wird ebenfalls auf »0« gesetzt. Die im Diagramm c eingezeichnete Zeit rl setzt sich also aus der Setzzeit tKl
des D-Flip-Flops Kl, aus der Laufzeit tG des Gatters G und der Rücksetzzeit tRKl des D-Flip-Flops zusammen.
Im Anschluß daran wird die Kippstufe Kl mit der positiven Flanke von /2 wieder in die »1« gesetzt. Der
beschriebene Vorgang wiederholt sich mit der nächsten auftretenden positiven Flanke der zu regelnden Impulsfolge/,.
In dem phasensensitiven Teil PT tastet nun die Refer2nzimpulsfolge /2 mit ihrer positiven Flanke das
Ausgangssignal A des frequenzsensitiven Teils FT ab. Das Ergebnis dieser Abtastung stellt das Regelsignal B
nach Diagramm d dar. Man erkennt, daß für den Fall /2 > /1 stets eine logische »0« abgetastet wird.
5
Zweiter Fall: /2 > /,
Für diesen Fall sind die Diagramme a, e, f, g nach
Fig. 2 maßgeblich. In diesem Fall weist die Referenzimpulsfolge /2 nach Diagramm e breitere Impulslängen
als die zu regelnde Impulsfolge /i nach Diagramm α auf.
Das Ausgangssignal A des frequenzsensitiven Teils FT nach Diagramm / befindet sich zunächst wieder im
logischen Zustand »0«. Mit der positiven Flanke der zu regelnden Impulsfolge /, nach Diagramm α wird das D- :o
Flip-Flop Kl gesetzt. Nach der Setzzeit tKl des D-Flip-Flops Kl springt das Ausgangssignal A des frequerazsensitiven Teils FT auf den logischen Wert »1«. Das Ausgangssignal A verharrt solange in diesem Zustand, bis
die Referenzimpulsfolge/2 nach Diagramm e eine positive Flanke aufweist. Nach der Zeit i2, die sich aus der
Setzzeit tKl des zweiten D-Flip-Flops KZ, aus der Laufzeit tG des Gatters G und der Rücksetzzeit tRKl des
ersten D-Flip-Flops Kl zusammensetzt, springt das Ausgangssignal A des frequenzsensitiven Teils FT wieder auf den logischen Zustand »0« zurück. Dieser Vorgang wiederholt sich bei der nächsten positiven Flanke
der zu regelnden Impulsfolge /,.
In dem phasensensitiven Teil PT tastet nun die Referenzimpulsfolge /2 das Ausgangssignal A des frequenz-
sensitiven Teils FT ab. Das Ergebnis dieser Abtastung ist das Regelsignal B auf der Ausgangsseite des phasensensitiven Teiles PT. Das Regelsignal B ist im Diagramm g dargestellt. Man erkennt, daß stets eine logische »1« abgetastet wird.
In diesem Fall wird angenommen, daß die zu regelnde Impulsfolge /, und die Referenzimpulsfolge /2
annähernd die gleiche Frequenz aufweisen. Es sind hierfür die Diagramme a, h, i, j nach Fig. 2 maßgeblich.
Das Ausgangssignal A des frequenzsensitiven Teils FT befindet sich zunächst wieder im logischen Zustand
»0«. Mit der positiven Flanke der zu regelnden Impulsfolge /, nach Diagramm α springt das Ausgangssignal A
nach der Setzzeit tKl des ersten D-Flip-Flops Kl auf den logischen Wert »1«. Mit der positiven Flanke der
Referenzimpulsfolge /, wird das Ausgangssignal A nach der Zeit /3 auf den logischen Zustand »0« zurückgesetzt.
Die im Diagramm i eingezeichnete Zeit /3 setzt sich aus der Setzzeit tKl des zweiten D-Flip-Flops Kl, der Laufzeit tG des Gatters G und der Rücksetzzeit tRKl des
ersten D-Flip-Flops Kl zusammen.
Bei der nächstfolgenden positiven Flanke der zu regelnden Impulsfolge /, ist angenommen, daß sie mit
der positiven Flanke der Referenzimpulsfolge/2 zusammenfällt. Nach der Setzzeit tKl des ersten D-Flip-Flops
springt das Ausgangssignal A des frequenzsensitiven Teils FT auf den logischen Wert »1« und fällt nach den
üblichen Verzögerungszeiten der einzelnen Schaltelemente wieder auf den logischen Wert »0« zurück.
Die Abtastung des Ausgangssignals A des frequenzsensitiven Teils FT mit der positiven Flanke der Referenzimpulsfolge /2 ergibt für das Regelsignal B abwech-
selnd eine logische »1« und eine logische »0«. Die Impulslänge des Regelsignals B entspricht dabei einer
Periode der Referenzimpulsfolge /2.
65
Claims (2)
1. Digitaler Frequenz-Phasenkomparator, bestehend aus der Hintereinanderschaltung eines eine
erste Kippanordnung aufweisenden frequenzsensitiven Teils und eines aus einer zweiten Kippanordnung
bestehenden phasensensitiven Teils, bei dem der frequenzsensitive Teil einen ersten Eingang für
die in ihrer Folgefrequenz zu regelnde Impulsfolge und einen zweiten Eingang für eine Referenzimpulsfolge
aufweist: und bei dem auf der Ausgangsseite des phasensensitiven Teils das Regelsignal abgenommen
ist, dadurch gekennzeichnet, daß der frequenzsensitive Teil (FT) an seinem ersten Eingang
ein erstes D-Flip-Flop (Kl) und an seinem zweiten Eingang ein zweites D-Flip-Flop (Kl) aufweist, die
über ein gemeinsames Gatter (G) rückstellbar sind, daß der phasensensitive Teil (PT) an seinem ersten
Eingang das das Ausgangssignal (A) des frequenzsensitiven Teils darstellende Ausgangssignal des
ersten D-Flip-Flops empfängt und daß an seinen zweiten Eingang die Referenzimpulsfolge (f2) direkt
geführt ist, daß ferner der phasensensitive Teil das eine Eingangssignal (A bzw. /2) je nach Festlegung
mit der positiven oder negativen Flanke des anderen Eingangssignals (f2 bzw. A) abtastet und daß der das
Regelsignal (B) darstellende abgetastete Wert am Ausgang des phasensensitiven Teils solange ansteht,
bis ein neuer Abtastwert vorliegt.
2. Digitaler Frequenz-Phasenkomparator nach Anspruch 1, dadurch gekennzeichnet, daß die
Kippanordnung des phasensensitiven Teils (PT) ein D-Flip-Flop (A3) ist.
35
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813130156 DE3130156C2 (de) | 1981-07-30 | 1981-07-30 | Digitaler Frequenz-Phasenkomparator |
DE19823244126 DE3244126A1 (de) | 1981-07-30 | 1982-11-29 | Digitaler frequenz-phasenkomparator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813130156 DE3130156C2 (de) | 1981-07-30 | 1981-07-30 | Digitaler Frequenz-Phasenkomparator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3130156A1 DE3130156A1 (de) | 1983-02-17 |
DE3130156C2 true DE3130156C2 (de) | 1986-11-27 |
Family
ID=6138142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813130156 Expired DE3130156C2 (de) | 1981-07-30 | 1981-07-30 | Digitaler Frequenz-Phasenkomparator |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3130156C2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3245438A1 (de) * | 1982-12-08 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Frequenzsensitive phasenregelschleife |
US5302916A (en) * | 1992-12-21 | 1994-04-12 | At&T Bell Laboratories | Wide range digital frequency detector |
US5909130A (en) * | 1996-04-30 | 1999-06-01 | Lucent Technologies Inc. | Digital lock detector for phase-locked loop |
FI103538B1 (fi) | 1997-08-20 | 1999-07-15 | Nokia Telecommunications Oy | Menetelmä vaihevertailun suorittamiseksi ja vaihevertailija |
CN101820273B (zh) * | 2010-04-22 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 频率比较器 |
-
1981
- 1981-07-30 DE DE19813130156 patent/DE3130156C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3130156A1 (de) | 1983-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0102598B1 (de) | Vorrichtung zur Phasensynchronisierung | |
DE2618031C2 (de) | Auswerteschaltung für Binärdaten | |
DE3236000A1 (de) | Verfahren zum klassifizieren von audiosignalen | |
DE4231175C1 (de) | Anordnung zur Taktrückgewinnung | |
DE19709770A1 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE3130156C2 (de) | Digitaler Frequenz-Phasenkomparator | |
DE2616380C3 (de) | ||
DE2707130A1 (de) | Phasendetektor | |
DE2646147B2 (de) | Digitale Phasenvergleichsanordnung | |
DE2824565C2 (de) | ||
DE3225800C1 (de) | Schaltungsanordnung zur Störbefreiung von binären Signalen | |
DE2024818C3 (de) | Dekodierschaltiingsanordniuig für ein Signalübertragungssystem mit Informationsübertragung mittels eines quadraturmodulierten Trägers, insbesondere für Färbfernsehsignale | |
EP0213233B1 (de) | Digitalschaltung zur Frequenzbereichsklassifizierung der Frequenz eines Signals | |
DE3832330C2 (de) | Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen | |
EP0463206B1 (de) | Verfahren zum Messen kleiner Phasendifferenzen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DD210512A5 (de) | Kodierschaltung fuer eine secam-farbfernsehuebertragung | |
DE3130126C2 (de) | ||
DE3633024C2 (de) | Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen | |
DE3543826C2 (de) | ||
DE3902880C2 (de) | ||
DE3130711C2 (de) | Phasengeregelter Oszillator | |
DE3146956A1 (de) | Automatische abstimmfrequenzsteuerung fuer einen empfaenger | |
DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
DE2508776C3 (de) | Verfahren zur empfangsseitigen Synchronisation eines Oszillators und Anordnung hierfür | |
DE3924907A1 (de) | Redundante taktgeberanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AG | Has addition no. |
Ref country code: DE Ref document number: 3244126 Format of ref document f/p: P |
|
8110 | Request for examination paragraph 44 | ||
AG | Has addition no. |
Ref country code: DE Ref document number: 3244126 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
AG | Has addition no. |
Ref country code: DE Ref document number: 3244126 Format of ref document f/p: P |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |