DE3130126C2 - - Google Patents

Description

Die Erfindung geht aus von einer Phasenregelschleife nach dem Oberbegriff des Patentanspruchs 1.

Derartige Regelschaltungen, die zwei Frequenzen exakt auf den gleichen Wert ohne Regelabweichung einstellen sollen, arbeiten in der Weise, daß der Phasenunterschied zwischen der zu regelnden Frequenz des Oszillators und der Referenzfrequenz in dem Phasenvergleicher gemessen wird. Der Phasenvergleicher liefert für den Oszillator ein Regelsignal in Form einer Spannung, deren Größe von dem gemessenen Phasenunterschied abhängt. Diese Spannung stimmt den Oszillator über das Schleifenfilter hinweg so nach, daß die Verstimmung der am Phasenvergleicher anliegenden Frequenzen zu Null wird. Da der Phasenunterschied das Zeitintegral der Frequenzdifferenz ist, wird die Frequenzdifferenz auch dann zu Null, wenn der Phasenunterschied eine konstante Größe annimmt.

Phasenregelschleifen dieser Art, wie sie beispielsweise durch die Literaturstelle DE 28 54 039 A1 bekannt sind, werden in der modernen Funktechnik sehr oft verwendet, z. B. für Datenmultiplexer in einem Richtfunkgerät. An solche Phasenregelschleifen werden hinsichtlich ihrer Stabilität hohe Anforderungen gestellt.

Als digitale Phasendiskriminatoren für digitale Eingangsgrößen können ferner, wie die Literaturstelle Geschwinde: "Einführung in die PLL-Technik", Vieweg & Sohn, 1978, Seite 101 ausweist, Flip-Flop-Bausteine Verwendung finden, deren die Regelgröße darstellende Abtastwertfolge auf der Ausgangsseite unabhängig vom Tastverhältnis der eingangsseitigen digitalen Signale ist. Digitale Phasendiskriminatoren dieser Art haben keine lineare Arbeitskennlinie mit konstanter Steilheit, sondern eine nichtlineare Arbeitskennlinie in Form einer Sprungfunktion. Durch diese nichtlineare Kennlinie mit einer theoretisch unendlich großen Steilheit wird eine hohe Stabilität, insbesondere eine relative Unempfindlichkeit gegenüber Phasenjitter und Rauschen erreicht.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Phasenregelschleife, den bei Verwendung eines digitalen Phasenvergleichers der letztgenannten Art auftretenden Frequenzstörhub zu verringern und darüber hinaus den Spielraum für die Dimensionierung der Bauteile des dem Phasenvergleicher nachgeschalteten Schleifenfilters zu vergrößern.

Diese Aufgabe wird bei der eingangs genannten Phasenregelschleife mit den im kennzeichnenden Teil des ersten Patentanspruchs angegebenen Merkmalen gelöst.

Eine vorteilhafte Ausgestaltung des Gegenstandes nach dem Patentanspruch 1 ist im Patentanspruch 2 angegeben.

Die Erfindung wird im folgenden anhand einer Zeichnung näher beschrieben. Es zeigt

Fig. 1 der Erläuterung der Wirkungsweise der Phasenregelschleife mit einem digitalen Phasenvergleicher nach den Fig. 2 bis 4 dienende Zeitdiagramme,

Fig. 2 das Blockschaltbild einer Phasenregelschleife mit einem digitalen Phasenvergleicher,

Fig. 3 ein nähere Einzelheiten angebendes Blockschaltbild nach Fig. 2,

Fig. 4 das Blockschaltbild einer Phasenregelschleife mit einem digitalen Phasenvergleicher nach der Erfindung,

Fig. 5 ein nähere Einzelheiten angebendes Blockschaltbild nach Fig. 4.

In Fig. 2 ist das Blockschaltbild einer Phasenregelschleife mit einem digitalen Phasenvergleicher dargestellt. Das Eingangssignal der Phasenregelschleife ist mit U _E und das Ausgangssignal mit U _A bezeichnet. Die Phasenregelschleife weist einen spannungsgesteuerten Oszillator VCO auf. Das Regelsignal des Oszillators VCO ist über das Schleifenfilter SF dem digitalen Phasenvergleicher PD entnommen. Der digitale Phasenvergleicher PD weist zwei Eingänge auf. An dem ersten Eingang liegt das über den Synchronteiler T 1 mit dem Teilungsverhältnis 1/n 1 von dem Eingangssignal U _E abgeleitete digitale Referenzsignal U₁ an. Dem anderen Eingang des digitalen Phasenvergleichers PD ist über den zweiten Synchronteiler T 2 mit dem Teilungsverhältnis 1/n 2 das zu regelnde digitale Ausgangssignal U₂ des Oszillators VCO zugeführt. Der digitale Phasenvergleicher PD arbeitet nun in der Weise, daß mit der vorher festzulegenden Flanke des einen Eingangssignals (z. B. des Referenzsignals U₁) das andere Eingangssignal (in diesem Fall das digitale Ausgangssignal U₂ des Oszillators VCO) abgetastet wird und daß der jeweils abgetastete Wert U _d am Ausgang des Phasenvergleichers PD so lange ansteht, bis ein neuer Abtastwert vorliegt. Es ist auch möglich, das abtastende und das abzutastende Signal zu vertauschen, also mit der vorher festzulegenden Flanke des Ausgangssignals U₂ des Oszillators VCO des Referenzsignals U₁ abzutasten.

In Abhängigkeit der Phasenbeziehung zwischen dem Referenzsignal U₁ und dem Ausgangssignal U₂ des Oszillators VCO nimmt das Ausgangssignal U _d des digitalen Phasenvergleichers PD entweder den Logikwert "1" oder "0" an. Dies bedeutet für den digitalen Phasenvergleicher PD eine nichtlineare Arbeitskennlinie in Form einer Sprungfunktion mit unendlich großer Steilheit, wodurch die hohe Stabilität der Phasenregelschleife gewährleistet wird. Eine derartige Arbeitskennlinie wird sehr gut durch ein D-Flip-Flop oder ein JK-Flip-Flop als Phasenvergleicher PD verwirklicht.

Fig. 3 zeigt eine detaillierte Darstellung des Blockschaltbildes der Phasenregelschleife nach Fig. 2. Der Fig. 3 sind die Dimensionierungen der einzelnen Bauelemente zu entnehmen. Am Eingang der Phasenregelschleife liegt das Eingangssignal U _E mit der Frequenz 8,576 MHz an, das über den Synchronteiler T 1 mit dem Teilungsverhältnis 1/67 auf eine Frequenz für das Referenzsignal U₁ von 128 kHz herabgesetzt wird. Die Frequenz für das Ausgangssignal U₂ des Oszillators VCO beträgt ebenfalls 128 kHz mit einem Tastverhältnis von 1 : 1. Die beiden Signale U₁ und U₂ werden eingangsseitig dem Phasenvergleicher PD zur Abtastung zugeführt. Der Phasenvergleicher PD ist hier z. B. ein D-Flip-Flop. Das Schleifenfilter SF besteht z. B. aus zwei Widerständen und einem Kondensator. Es dient dazu, die Wechselanteile des Signales U _d zu unterdrücken.

Der spannungsgesteuerte Oszillator VCO besteht aus einem Teiler mit dem Teilungsverhältnis 1/2, dem eingangsseitig eine Frequenzquelle, ein Kondensator, eine Kapazitätsdiode BB 1273 sowie ein Widerstand vorgeschaltet sind. Die Wahl der Teilungsverhältnisse 1/n 1 und 1/n 2 der beiden Synchronteiler T 1 und T 2 bestimmt die Frequenz des Ausgangssignales U _A am Ausgang der Phasenregelschleife. In dem Ausführungsbeispiel der Fig. 3 beträgt die Frequenz des Ausgangssignales U _A 8,448 MHz.

Fig. 4 zeigt die erfindungsgemäße Verbesserung der Phasenregelschleife nach Fig. 2. Hier ist im Verbindungsweg zwischen dem Phasenvergleicher PD und dem Schleifenfilter SF zusätzlich ein Schalter S mit einem Arbeitskontakt vorgesehen. An dem Schalter S mit dem Ausgangssignal U _s liegt zur Steuerung des Arbeitskontaktes das Steuersignal U _a an. Dieses Steuersignal U _a ist aus dem Referenzsignal U₁ und dem Ausgangssignal U _d des digitalen Phasenvergleichers PD über das UND-Gatter G 1 abgeleitet. Durch den zusätzlichen Schalter S im Verbindungsweg zwischen dem Phasenvergleicher PD und dem Schleifenfilter SF wird in vorteilhafter Weise erreicht, daß der Spielraum für die Dimensionierung der einzelnen Bauteile des Schleifenfilters SF vergrößert wird. Darüber hinaus hat der Schalter S eine Verkleinerung des Frequenzstörhubes zur Folge (Erhöhung der Integrationszeit).

Fig. 5 zeigt eine detaillierte Darstellung des Blockschaltbildes nach Fig. 4, aus der die Dimensionierungen der einzelnen Bauelemente hervorgehen. Aus Gründen der Übersichtlichkeit ist die Steuerung des Arbeitskontaktes des Schalters S durch eine einfache, von dem Synchronteiler T 1 ausgehende Steuerleitung dargestellt. Aus demselben Grunde ist der spannungsgesteuerte Oszillator VCO in Fig. 5 nur als Block dargestellt. Seine technische Ausgestaltung entspricht der des Oszillators VCO in Fig. 3. Das Schleifenfilter SF ist hier z. B. mit einem Operationsverstärker realisiert. Der Phasenvergleicher PD ist beispielsweise ein JK-Flip-Flop.

Im folgenden soll die Wirkungsweise des digitalen Phasenvergleichers sowohl ohne als auch in Verbindung mit dem zusätzlichen Schalter anhand der Zeitdiagramme nach Fig. 1 noch näher erläutert werden. Dabei ist aus Gründen der besseren Übersicht lediglich der Fall beschrieben, daß das Ausgangssignal U₂ des Oszillators VCO mit dem Referenzsignal U₁ abgetastet wird. Für die Abtastung des Referenzsignals U₁ mit dem Ausgangssignal U₂ des Oszillators gilt entsprechendes.

Die Abtastung mit dem Referenzsignal U₁ kann je nach Festlegung entweder mit der positiven oder mit der negativen Flanke erfolgen. Im folgenden ist die Abtastung mit der negativen Flanke dargestellt.

Bei den elf Zeitdiagrammen a, b, c, d, e, f, g, h, i, j, k der Fig. 1 ist in der horizontalen Achse die Zeit t aufgetragen. Bei den Zeitdiagrammen a bis i sind in der vertikalen Achse die Amplituden der Signale U₁, U₂ und die Amplitude des zugehörigen Ausgangssignales U _di ; i = 1 . . . 4 des Phasenvergleichers PD gemäß den Blockschaltbildern nach der Fig. 2 für vier verschiedene Fälle dargestellt. In den Zeitdiagrammen j, k wird die Amplitude des Steuersignals U _a sowie die Amplitude des Ausgangssignals U _s des zusätzlichen Schalters S gemäß den Blockschaltbildern nach den Fig. 4 und 5 angegeben.

Erster Fall

Für diesen Fall sind die drei Zeitdiagramme a, b, c mit dem Verlauf der Signale U₁, U₂ und U _{d 1} maßgebend. Das Referenzsignal U₁ am Eingang des digitalen Phasenvergleichers PD gemäß dem Blockschaltbildern nach den Fig. 2 und 3 weist ein Tastverhältnis von 1 : 1 auf. Doch ist auch jedes andere Tastverhältnis zulässig. Die Periodendauer des Referenzsignales ist T₁, entsprechend beträgt die Frequenz

Das Diagramm b zeigt den Verlauf des Ausgangssignales U₂ des Oszillators VCO bzw. das zweite Eingangssignal des Phasenvergleichers PD. Das Signal U₂ weist die Periodendauer T₂ bzw. die Frequenz f₂ auf. Die Periodendauer T₂ des Signales U₂ ist größer als die Periodendauer T₁ des Referenzsignales U₁ (T₂<T₁). Das Signal U₂ wird mit der negativen Flanke des Referenzsignales U₁ abgetastet, so daß sich der in dem Diagramm c angegebene Verlauf für das Signal U _{d 1} am Ausgang des Phasenvergleichers PD ergibt. Der kleinste Zeitabschnitt des Signales U _{d 1} ist mit T _D bezeichnet. Die Frequenz

ergibt sich aus der Differenz der Frequenzen der Signale U₁ und U₂, d. h. f _D = f₁-f₂. Die Phasenregelschleife arbeitet in diesem gezeigten Fall außerhalb ihres Fangbereiches, da die Frequenzdifferenz der Signale U₁ und U₂ zu groß ist.

Zweiter Fall

Für diesen Fall ist der Verlauf der Signale U₁, U₂ und U _{d 2} in den Diagrammen a, d, e nach Fig. 1 maßgeblich. Die Frequenzen f₁ und f₂ der Signale U₁ und U₂ sind gleich groß, und es gilt

wobei f₀ die Mittenfrequenz des spannungsgesteuerten Oszillators VCO und 1/n 2 das Teilungsverhältnis des Synchronteilers T 2 bedeuten. Anhand der Fig. 1 erkennt man, daß sich in diesem Fall für das Ausgangssignal U _{d 2} des Phasenvergleichers PD ein Tastverhältnis von 1 : 1 ergibt. Das Signal U _{d 2} entsteht dadurch, daß das Signal U₂ mit der negativen Flanke des Signales U₁ abgetastet wird. Die negative Flanke des Signales U₂ pendelt mit der Regelfrequenz f _r um die negative Flanke des Signales U₁. Bei der gewählten Regelzeitkonstante der Phasenregelschleife wird während einer Periode des Signales U₁ die Hysterese H des digitalen Phasenvergleichers PD durchlaufen.

Dritter Fall

Für diesen Fall ist der Verlauf der Signale U₁, U₂ und U _{d 3} in den Zeitdiagrammen a, f, g nach Fig. 1 maßgeblich. Man erkennt, daß sich das Tastverhältnis des Signales U _{d 3} im Vergleich zum Tastverhältnis des Signales U _{d 2} im zweiten Fall verändert hat. Dieses Tastverhältnis des Signales U _{d 3} bestimmt das Regelsignal für den Oszillator VCO. Für die Frequenzen f₁ und f₂ der Signale U₁ und U₂ gilt nun:

Dies bedeutet, daß der spannungsgesteuerte Oszillator VCO um die Frequenz Δ f verstellt wird.

Vierter Fall

Für diesen Fall ist der Verlauf der Signale U₁, U₂ und U _{d 4} in den Zeitdiagrammen a, h, i nach Fig. 1 maßgeblich. Dieser Fall stellt einen Grenzfall des vorher beschriebenen dritten Falles dar, da die Verstellung Δ f des Oszillators VCO bis zu einem maximalen Wert Δ fmax (Ziehbereichgrenze) vorgenommen ist. Es gilt:

Man erkennt, daß das Signal U _{d 4} kontinuierlich den Wert 0 annimmt, z. B. 0 V. Im anderen Grenzfall nimmt das Signal U _{d 4} einen konstanten Wert, z. B. 5 V an.

Die beiden Diagramme j, k nach Fig. 1 zeigen den Verlauf der Signale U _a und U _s bei der Verwendung des zusätzlichen Schalters S im Verbindungsweg zwischen dem Phasenvergleicher PD und dem Schleifenfilter SF gemäß den Fig. 4 und 5. Wie Fig. 4 zu entnehmen ist, weist das Steuersignal U _a schmale Impulse auf, mit denen der Schalter S angesteuert wird. Wie schon erwähnt, werden hierdurch durch das Schleifenfilter SF Wechselsignalanteile besser unterdrückt. Man erreicht damit einen großen Dimensionierungsspielraum für das Schleifenfilter SF sowie eine weitere Verkleinerung des Frequenzstörhubes.

Claims (2)

1. Phasenregelschleife hoher Einstellgenauigkeit, bestehend aus einem spannungsgesteuerten Oszillator, dessen Regelsignal über ein Schleifenfilter einem digitalen Phasenvergleicher entnommen ist, bei dem der Phasenvergleicher am einen Eingang gegebenenfalls über einem Teiler hinweg ein digitales Referenzsignal und am anderen Eingang gegebenenfalls über einen zweiten Teiler das zu regelnde Ausgangssignal des Oszillators ebenfalls in digitaler Form zugeführt ist, bei der der Phasenvergleicher je nach Festlegung mit der positiven oder der negativen Flanke des einen Signals das andere Signal abtastet und bei der der jeweils abgetastete Wert, der hierbei praktisch immer nur einen von zwei möglichen Werten annehmen kann, am Ausgang des digitalen Phasenvergleichers so lange ansteht, bis ein neuer Abtastwert vorliegt, dadurch gekennzeichnet, daß im Verbindungsweg zwischen dem Phasenvergleicher (PD) und dem Schleifenfilter (SF) ein Schalter (S) mit einem Arbeitskontakt vorgesehen ist, an dem ein Steuersignal (U) anliegt, das von einem UND-Gatter (G 1) erzeugt wird, dessen einem Eingang das Referenzsignal (U₁) und dessen anderem Eingang der abgetastete Wert (U _d ) am Ausgang des Phasenvergleichers zugeführt sind.

2. Phasenregelscheife nach Anspruch 1, dadurch gekennzeichnet, daß der Phasenvergleicher (PD) ein D-Flip-Flop oder ein JK-Flip-Flop ist.