-
Die Erfindung geht aus von einer
Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz nach
der Gattung des Hauptanspruchs. Aus der
DE-OS 29 14 814 ist bereits ein Frequenzmodulator bekannt,
bei dem eine von einem in einer PLL-Schaltung vorgesehenen, spannungsgesteuerten
Oszillator gelieferte Trägerfrequenz
sowohl über
die direkte Aufschaltung eines gefilterten Modulationssignals auf
den Oszillator als auch über
die Ansteuerung eines in der PLL-Schaltung
vorgesehenen Frequenzteilers moduliert wird. Mit dieser Schaltung
wird bei Modulationssignalen mit niedriger Änderungsrate durch die Ansteuerung
des Frequenzteilers eine Modulation der Trägerfrequenz über den
Mechanismus der Phasenverkopplung erreicht, während bei Modulationssignalen
mit hoher Änderungsrate
die Modulation durch die direkte Aufschaltung erfolgt. Diese Schaltung
hat bedingt bei einem sich mit hoher Rate ändernden Modulationssignal
eine entsprechend ebenso häufig
wechselnde Umschaltung des Frequenzteilers. Die Regelschleife kann
aufgrund ihrer Einschwingdauer auf keine stabile Frequenz einschwingen.
Durch die ständige
Umschaltung der Frequenzteilers ist die von der Regelschleife gelieferte Trägerfrequenz
somit in ihrer Stabilität
gestört.
-
Aus der
EP 0 408 238 A2 ist eine
Vorrichtung zum Erzeugen einer modulierten Oszillatorfrequenz bekannt,
welche einen Phasenkomparator aufweist, dem eine Referenzfrequenz
und die mittels eines Frequenzteilers geteilte Oszillatorfrequenz
einer spannungsgesteuerten Oszillators zugeführt wird: Das resultierende
Komparatorsignal wird über
einen Schleifenfilter zusammen mit einem digitalen, tiefpassgefilterten
Modulationssignals dem Steuereingang des spannungsgesteuerten Oszillators
zugeführt.
Das Modulationssignal dient dabei gleichzeitig zur Ansteuerung des
Teilerverhältnisses
des Frequenzteilers, wobei dem Frequenzteiler eine Auswerteschaltung
vorgeschaltet ist, in der eine Auswertung von mehreren, zeitlich
aufeinanderfolgenden Datensymbolen des Modulationssib nals bezüglich ihres Datenwertes
erfolgt. Aufgrund der Ergebnisse der Auswertung wird von der Auswerteschaltung
jeweils ein bestimmtes vorgegebenes Teilerverhältnis eingestellt.
-
Aus der
US 4,810,997 ist bekannt; abhängig von
Vorgaben bestimmte Teilerverhältnisse
auszuwählen
und weiterzuleiten.
-
Die erfindungsgemäße Schaltung mit den kennzeichnenden
Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß eine Umschaltung
des Frequenzteilerverhältnisses
erst nach einer Auswertung mehrerer, zeitlich aufeinanderfolgender Datensymbole
erfolgt, wodurch sich kurzfristige Änderungen der Datenwerte der
Datensymbole weniger dominant auf das Frequenzteilerverhältnis und
damit auf die Trägerfrequenz
auswirken. Insbesondere bei Modulationssignalen mit hoher Datenrate
mit mehreren, zeitlich aufeinanderfolgenden, Datensymbolen mit unterschiedlichen
Datenwerten erfolgt daher keine ständige Umschaltung des Frequenzteilers,
wodurch die Stabilität
der von der Regelschleife gelieferten Trägerfrequenz erhalten bleibt.
Daher ist die erfindungsgemäße Schaltung
insbesonders für
Modulationssignale geeignet, die sowohl niedrige als auch hohe Frequenzanteile
aufweisen.
-
Durch die in den untergeordneten
Ansprüchen
aufgeführten
Maßnahmen
sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch
angegebenen Schaltung möglich.
-
Die Verwendung des Kriteriums der
Häufigkeitsverteilung
der Datenwerte für
die Umschaltung des Frequenzteilerverhältnisses stellt eine einfach
in Hardware zu realisierende Auswahlvorschrift dar, die insbesondere
bei vereinzelt auftretenden Änderungen
der Datenwerte eine Unterdrückung
des störenden
Umschaltens des Frequenzteilers bewirkt.
-
Es gereicht ebenso zu einem Vorteil,
die Datenwerte zu einem Mittelwert zu verrechnen und diesen auf
einen nächstliegenden
Datenwert zu runden, da so vor allem bei Mehrlagen-FSK mit hoher Änderungsrate,
d.h. mit in zeitlich kurzer Folge ankommenden Datensymbolen mit
unterschiedlichen Datenwerten, eine sehr geringe Abweichung der
Trägerfrequenz
von der durch das Modulationssignal gegebenen Sollfrequenz resultiert.
-
Besonders vorteilhaft ist es, die
Auswerteschaltung für
das Modulationssignal aus einer Reihenschaltung eines Seriell/Parallel-Umsetzers,
eines Auswertemittels und eines Speichers auszuführen, da diese Anordnung eine
aufwandsarme, schnelle Hardwarelösung
einer Auswerteschaltung mit nur einem Speicher darstellt.
-
Durch die Ausgestaltung des Seriell/Parallel-Umsetzers
zur Aufnahme von mehreren zeitlich seriell aufeinanderfolgen Datensymbolen
des Modulationssignals und deren parallele Bereitstellung zur Auswertung
entsteht der Vorteil, daß keine
zusätzliche
Speicherschaltung zur Speicherung der Datenwerte der zeitlichen
Vorgängerdatensymbole
der Datensymbole des Modulationssignals notwendig ist.
-
Die Einhaltung der Zeitbedingung,
daß die Verzögerungszeit
der Auswerteschaltung kleiner ist als die Regelzeitkonstante der
Regelschleife, bewirkt in vorteilhafter Weise, daß bei einem
stationären
Modulationssignal die Modulation der Oszillatorfrequenz über den
Mechanismus der Umschaltung des Frequenzteilers so schnell erfolgt,
daß der
Effekt der Ausregelung der Modulation der Oszillatorfrequenz über den
Pfad der direkten Aufschaltung auf den spannungsgesteuerten Oszillator über Tiefpaßfilter und
Addierer durch den Regelmechanismus der Regelschleife dadurch rechtzeitig
kompensiert wird.
-
Die weitere Zeitbedingung, daß die wertedauer
der Datensymbole des Modulationssignals größer ist als die Zeitdauer eines
Zählzyklusses
des Zählers
im Frequenzteiler dient in vorteilhafter Weise dazu, daß bereits
eine Umprogrammierung des Frequenzteilers erfolgen kann, bevor das
nächste
Datensymbol des Modulationssignals an der Auswerteschaltung eintrifft
und so durch die schnelle Umprogrammierung kein Datensymbol in seiner
modulierenden Wirkung auf die Oszillatorfrequenz vernachlässigt wird.
-
Die Ausgestaltung des Seriell/Parallel-Wandlers
als Schieberegister, dessen Überlaufausgang
als modulierender Eingang für
den Addierer dient, ergibt eine Verbesserung der Genauigkeit der Modulation,
aufgrund geringerer Zeitverschiebung zwischen den beiden Modulationspfaden,
was einen Vorteil darstellt.
-
Weiter vorteilhaft ist es, das Frequenzteilerverhältnis aufgrund
einer Tabelle einzustellen, in der zu jeder möglichen Kombination von Datenwerten mehrerer
zeitlich aufeinanderfolgender Datensymbole ein bestimmtes Frequenzteilerverhältnis abgelegt ist,
da dadurch eine jeden in der Realität möglichen Fall abdeckende, schaltungsspezifische
Auswahl des Frequenzteilerverhältnisses
festlegbar ist.
-
Die Umschaltung des Frequenzteilers
frühestens
nach Beendigung eines gestarteten Zählzyklusses des Zählers im
Frequenzteiler bringt den Vorteil mit sich, daß nicht inmitten eines bereits
gestarteten Zählvorganges
eine Umprogrammierung erfolgt. Dadurch wird ein Fehlverhalten der
Regelschleife in bezug auf die Trägerfrequenz verhindert.
-
Ausführungsbeispiele der Erfindung
sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung
näher erläutert.
-
Es zeigen:
-
1 ein
erstes Ausführungsbeispiel
für eine
Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz für ein digitales
Modulationssignal,
-
2 ein
zweites Ausführungsbeispiel
für eine
Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz für ein digitales
Modulationssignal,
-
3 ein
drittes Ausführungsbeispiel
für eine
Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz für ein digitales
Modulationssignal.
-
Beschreibung der Ausführungsbeispiele
-
In 1 ist
eine Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz
fOsz für
ein digitales Modulationssignal sM dargestellt.
Das Modulationssignal sM liegt am Eingang
eines Digital/Analog-Wandlers 11, der einem Tiefpaßfilter 6 vorgeschaltet
ist. Eine stabile Referenzfrequenz fRef liegt
an einem ersten Eingang eines Phasenkomparators 2, an dessen
Ausgang ein Komparatorsignal sK abgegriffen
und einem Schleifenfilter 5 zugeführt wird.
-
Der Ausgang des Schleifenfilters 5 und
der Ausgang des Tiefpaßfilters 6 sind
auf einen Addierer 4 geschaltet, dessen Ausgang am Steuereingang
eines spannungsgesteuerten Oszillators 1 liegt. Der spannungsgesteuerte
Oszillator 1 weist einen Ausgang 14 auf, und die
an diesem Ausgang 14 entnehmbare Oszillatorfrequenz fOsz wird über
einen Frequenzteiler 3 geteilt. Die dabei entstehende Teilerfrequenz
fT wird einem zweiten Eingang des Phasenkomparators 2 zugeleitet.
Das Modulationssignal sM liegt außerdem am
Eingang eines Seriell/Parallel-Umsetzers 8, dessen Parallelausgänge ein
paralleles Datensignal sD einem Auswertemittel 9 zuführen. Am
Ausgang des Auswertemittels 9 wird ein Auswertesignal sV abgegriffen und einem Eingang eines Speichers 10 zugeführt. An
einem Steuereingang des Frequenzteilers 3 ist der Ausgang
des Speichers 10 angeschlossen, wodurch dem Frequenzteiler 3 ein
Umschaltsignal sU zugeführt ist.
-
Phasenkomparator 2, Schleifenfilter 5,
Addierer 4, spannungsgesteuerter Oszillator 1 und
Frequenzteiler 3 bilden eine Frequenzregelschleife 13. Seriell/Parallel-Umsetzer 8,
Auswertemittel 9 und Speicher 10 bilden zusammen
eine Auswerteschaltung 7.
-
Die Frequenzregelschleife 13 liefert
mit dem auf ein vorgegebenes Teilerverhältnis eingestellten Frequenzteiler 3 eine
Schwingfrequenz, die als Trägerfrequenz
für die
modulierte Oszillatorfrequenz fOsz am Ausgang 14 dient.
Das Modulationssignal sM gelangt über den
Digital/Analog-Wandler 11 in Form eines Signals mit an
den Eingang des spannungsgesteuerten Oszillators 1 angepaßtem, amplitudendiskretem
Pegel und tiefpaßgefiltert
zum Addierer 4 und von dort direkt an den spannungsgesteuerten
Oszillator 1. Dadurch erfolgt eine direkte Modulation der Eingangsspannung
des spannungsgesteuerten Oszillators 1 durch das Modulationssignal
sM. Die von der Frequenzregelschleife 13 mittels
des Prinzips der Phasenverriegelung stabilisierte Trägerfrequenz
wird somit moduliert und steht als modulierte Oszillatorfrequenz
fOsz am Ausgang 14 des spannungsgesteuerten
Oszillators 1 zur Verfügung.
Für ein
stationäres Modulationssignal
sM erfolgt nach einem gewissen Andauern
der Stationarität
ein Ausregeln des Modulationssignals sM über den
Regelmechanismus der Frequenzregelschleife 13 in Richtung
auf die durch Referenzfrequenz fRef und
das eingestellte Teilerverhältnis
festgelegte Schwingfrequenz.
-
Das Modulationssignal sM gelangt
außerdem an
den Seriell/Parallel-Umsetzer 8, wo z.B. fünf aufeinanderfolgende
Datensymbole des Modulationssignals sM in
ein fünf
Datensymbole breites Datenwort als Datensignal sD umgewandelt
werden, woraufhin diese fünf
Datensymbole auf ihre Datenwerte im nachfolgenden Auswertemittel 9 ausgewertet
werden. Beispielsweise wird eine Vierlagen-FSK-Modulation angenommen, die als digitales
Modulationssignal auftritt. Somit besitzt jedes Datensymbol eine Breite
von zwei Bit und das parallele Datensignal sD eine
Breite von 10 Bit. Ebenfalls beispielhaft ist die Auswertung der
Datenwerte der Datensymbole nach ihrer Häufigkeit zu sehen: Das Auswertemittel 9 erkennt
dabei das Datensymbol, dessen Datenwert im Datensignal sD am häufigsten
auftritt, woraufhin dieser Datenwert als Auswertesignal sV dem Speicher 10 zugeführt wird,
wo eine Zuordnung des Auswertesignals sV zu
einem bestimmten, vorgegebenen Frequenzteilerverhältnis erfolgt.
-
Das zugeordnete, bestimmte, vorgegebene Frequenzteilerverhältnis wird
dann als Umschaltsignal sU an den Frequenzteiler 3 geführt.
-
Die Frequenzregelschleife 13 schwingt
daraufhin auf die durch den Datenwert des Auswertesignals sV repräsentierte
Schwingfrequenz ein. Der Seriell/Parallel-Wandler 8 ist
beispielsweise in Form eines Schieberegisters ausgebildet, wobei
jeweils das zeitlich älteste
Datensymbol aus dem Seriell/Parallel-Wandler 8 herausgeschoben
und gleichzeitig ein neues, zeitlich nach den bereits im Seriell/Parallel-Wandler 8 zur
Auswertung herangezogenen Datensymbolen ankommendes, Datensymbol
in den Seriell/Parallel-Wandler 8 übernommen wird. Für eine sinnvolle
Auswahl eines geeigneten Datenwerts zur Festlegung des einzustellenden
Teilerverhältnisses
sind vorzugsweise auch komplexere Auswahlalgorithmen vorgesehen,
wie eine Mittelwertbildung der einzelnen Datenwerte des Datensignals
sD mit nachfolgender Rundung auf einen der
dem Mittelwert nächstliegenden
Datenwert. Dieser Algorithmus ist insbesondere für Modulationssignale sM geeignet, bei denen häufige Wechsel zwischen zwei
benachbarten Datenwerten vorkommen, was häufig eine Gleichverteilung
beider Datenwerte mit sich bringt, wodurch eine Auswahl des bestimmten
Datenwerts für
das Datensignal sD nach der Häufigkeit
nur bedingt sinnvoll ist, während
der Mittelwert immer eine sinnvolle Auswahl darstellt. Weiter ist
die Zuordnung vom Datensignal sD zum auszuwählenden
Datenwert im Auswertemittel 9 durchführbar, indem anhand einer fest darin
abgelegten Tabelle, die für
jede mögliche
Kombination von Datenwerten innerhalb des digitalen Datensignals
sD den zugehörigen Datenwert beinhaltet, der
auszuwählende
Datenwert bestimmt wird.
-
Durch die Einstellung des Teilerverhältnisses des
Frequenzteilers 3 mittels der Auswerteschaltung 7 wird
das Ausregeln des Modulationssignals sM über den
Regelmechanismus der Frequenzregelschleife 13 kompensiert,
ohne eine Instabilität
in der Trägerfrequenz
zu erzeugen.
-
Die Umschaltung des Frequenzteilers 3 erfolgt
zweckmäßigerweise
synchron zum Ablauf des Zählzyklusses
des im Frequenzteiler 3 enthaltenen Zählers, damit keine Störimpulse
entstehen, die das Regelverhalten der Frequenzregelschleife 13 negativ beeinflussen.
-
Die Wahl der Anzahl der miteinander
zu vergleichenden Datensymbole des Modulationssignals sM in
Form des Datensignals sD sollte so dimensioniert
werden, daß die
Verzögerungszeit,
die sich durch die Seriell/Parallel-Wandlung und Auswertung ergibt, nicht
größer ist
als die Regelzeitkonstante der Frequenzregelschleife 13.
Dadurch ist gewährleistet, daß die Auswertung
unter Miteinbezug eines Datensymbols und deren modulierende Wirkung
auf die Trägerfrequenz
mittels der Umschaltung des Frequenzteilers 3 so rechtzeitig
erfolgt, daß der
Effekt der Ausregelung der Modulation desselben Datensymbols, die über die
direkte Aufschaltung des Modulationssignals sM auf
den spannungsgesteuerten Oszillator 1 erfolgt, über den
Regelmechanismus der Frequenzregelschleife 13, durch die
Umschaltung des Frequenzteilers 3 kompensiert wird und
damit eine korrekte Modulation der Oszillatorfrequenz fOsz erfolgt
.
-
Des weiteren sollte der Zähltakt des
Frequenzteilers 3 so hoch gewählt werden, daß die Zeitdauer
eines Zählzyklusses
kleiner ist als die Wertedauer eines Datensymbols des Modulationssignals sM, so daß eine
synchrone Umprogrammierung des Frequenzteilers 3 erfolgen
kann, bevor das nächste Datensymbol
im Auswertemittel 9 ausgewertet wird und daß damit
kein Datensymbol in seiner Auswirkung auf die Modulation der Trägerfrequenz
vernachlässigt
wird.
-
In der 2 ist
ein weiteres Ausführungsbeispiel
für eine
Schaltung zur Erzeugung einer modulierten Oszillatorfrequenz fOsz.
dargestellt. Die hier dargestellte Schaltung unterscheidet sich
von der in 1 dargestellten
Schaltung dadurch, daß die
Zuordnung vom Datensignal sD zum bestimmten,
vorgegebenen Frequenzteilerverhältnis
im Auswertemittel 9 anhand einer fest darin abgespeicherten
Tabelle erfolgt. Dabei ist die Funktion des Speichers 10 aus 1 bereits in das Auswertemittel 9 integriert,
indem in der Tabelle eine direkte Zuordnung des Datensignals sD zum jeweiligen bestimmten, vorgegebenen
Frequenzteilerverhältnis
erfolgt. Somit gelangt das Umschaltsignal sU direkt
vom Auswertemittel 9 zum Frequenzteiler 3. Mit
dieser Schaltung ist eine beliebige Zuordnung von Datenwertkombinationen des
Datensignals sD zu einem gewünschten
einzustellenden Frequenzteilerverhältnis möglich. Insbesondere nichtlinearen
Vorschriften gehorchende Zuordnungen oder verschiedenen Kriterien
gehorchende Zuordnungen sind somit besonders einfach realisierbar.
Als Realisierungsform für
die Tabelle ist ebenso eine Hardwarerealisierung in Form einer festverdrahteten
Tabellenschaltung vorgesehen.
-
3 zeigt
ein weiteres Ausführungsbeispiel unter
Beibehaltung der Numerierungen und Bezeichnungen aus den 1 und 2. Das Modulationssignal sM ist
dem als Schieberegister ausgebildeten Seriell/Parallel-Wandler 8 zugeführt.
Dessen parallele Ausgänge
führen
zum Auswertemittel 9, dessen Ausgang wiederum dem Speicher 10 zugeführt ist.
Der Ausgang des Speichers 10 liegt am Steuereingang des
Frequenzteilers 3. Der Überlaufausgang
des Schieberegisters 8 ist dem Addierer 4 zugeführt, dessen
weiterem Eingang das Schleifenfilter 5 vorgeschaltet ist.
Zwischen dem Ausgang des Frequenzteilers 3 und dem Eingang
des Schleifenfilters 5 liegt der Phasenkomparator 2,
dem außerdem
noch die Referenzfrequenz fRef zugeführt ist.
Der Ausgang des Addierers 4 ist dem Steuereingang des spannungsgesteuerten
Oszillators 1 vorgeschaltet. Die am Ausgang des spannungsgesteuerten
Oszillators 1 anliegende Oszillatorfrequenz fOsz ist dem
Frequenzteiler 3 zugeführt.
Phasenkomparator 2, Schleifenfilter 5, Addierer 4,
spannungsgesteuerter Oszillator 1 und Frequenzteiler 3 bilden
die Frequenzregelschleife 13. Seriell/Parallel-Umsetzer 8,
Auswertemittel 9 und Speicher 10 bilden zusammen
die Auswerteschaltung 7.
-
Die Datensymbole des Modulationssignals sM werden durch einen Schiebevorgang durch
das Schieberegister 8 geschoben, wo sie weiter über den Addierer 4 an
den spannungsgesteuerten Oszillator 1 gelangen und dort
der Modulation der von der Regelschleife 13 gelieferten
Trägerfrequenz
dienen. Das Schieberegister 8 und/oder der Addierer 4 sind dabei
so dimensioniert, daß das
am spannungsgesteuerten Oszillator 1 anliegende, zeitlich
verzögerte Modulationssignal
sM einen an den Spannungspegel des Steuereingangs
des spannungsgesteuerten Oszillators 1 angepaßten Signalpegel
aufweist. Bei einem zweiwertigen Modulationssignal, wovon hier beispielhaft
ausgegangen wird, erübrigt
sich eine Wandlung in ein pseudoanaloges Signal, wie sie in den 1 und 2 mittels des Digital/Analog-Wandlers 11 geschieht.
Die Funktionsweise dieser Schaltung ist genauso, wie die Funktionsweise
der Schaltungen aus 1.
Das Modulationssignal sM wird dabei in seiner
Wirkung auf die Eingangsspannung des spannungsgesteuerten Oszillators 1 über den
Addierer 4 lediglich zusätzlich um die Zeit verzögert, die
das Schieberegister 8 benötigt, um einen Datenwert durchzuschieben.
Die gleiche Verzögerung
erfährt das
Modulationssignal sM beim Durchlaufen der
Auswerteschaltung 7 für
den Pfad der Modulation über den
Frequenzteiler 3.