DE2631937C2

DE2631937C2 - Filteranordnung

Info

Publication number: DE2631937C2
Application number: DE19762631937
Authority: DE
Inventors: Gero Dr.-Ing 8035 Gauting Schollmeier
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-07-15
Filing date: 1976-07-15
Publication date: 1978-02-23
Also published as: DE2631937B1; SE7708177L; US4121171A; NL7707865A; SE416862B

Description

40

Die Erfindung bezieht sich auf eine Filteranordnung zum Filtern eines in einem Phasenregelkreis erzeugten Regelsignals, wobei der Phasenregelkreis einen Phasendetektor enthält, der die Phasendifferenz zwischen einem Eingangssignal und einem in einem Oszillator erzeugten Ausgangssignal ermittelt und der das Regelsignal erzeugt, dessen Momentanwerte von der Phasendifferenz abhängen, wobei das gefilterte Regelsignal dem Oszillator zugeführt wird und wobei die Folgefrequenz des Ausgangssignals in Abhängigkeit von den Momentanwerten des gefilterten Regelsignals veränderbar ist.

Es ist bereits bekannt (DT-AS 18 01261), in Phasenregelkreisen Filteranordnungen vorzusehen, mit denen das am Ausgang eines im Phasenregelkreis ss vorgesehenen Phasendetektors abgegebene Regelsignal gefiltert wird. Das gefilterte Regelsignal wird einem im Phasenregelkreis vorgesehenen Oszillator zugeführt. Der Oszillator erzeugt ein Ausgangssignal, dessen Folgefrequenz von den Momentanwerten des (,0 gefilterten Regelsignals abhängt. Eine derartige Filteranordnung ist insbesondere dann erforderlich, wenn große Abweichungen zwischen der Folgefrequenz eines dem Phasendetektor zugeführten Eingangssignals und des vom Oszillator erzeugten Ausgangssignals vorhan- 6s den sind, in diesem Fall wird aus der Phasendifferenz zwischen dem Eingangssignal und dem Ausgangssignal mit Hilfe des Filters ein Fehlersignal erzeugt, das im eingeschwungenen Zustand der Differenz der Folgefrequenzen proportional ist. Eine derartige Filterung des Regelsignals kann jedoch zur Instabilität des Phasenregelkreises führen. Dies ist beispielsweise der Fall, wenn als Filter ein Integrationsglied verwendet wird. Der Erfindung liegt daher die Aufgabe zugrunde, e;ne Filteranordnung zum Filtern eines Regelsignals in einem Phasenregelkreis anzugeben, bei deren Verwendung der Phasenregelkreis eine große Stabilität aufweist, wenn die Änderung der Folgefrequenz des vom Oszillator abgegebenen Ausgangssignals proportional dem Momentanwet des gefilterten Regelsignals ist.

Erfindungsgemäß wird die Aufgabe bei der Filteranordnung der eingangs genannten Art gelöst durch einen Addierer, an dessen erstem Eingang das Regelsignal anliegt und an dessen Ausgang das gefilterte Regelsignal abgegeben wird, durch einen mit dem Ausgang des Addierers verbundenen Speicher, der das gefilterte Regelsignal um eine Periodendauer des Regelsignals verzögert und durch einen Multiplizierer, der das verzögerte Regelsignal mit einem Faktor, der kleiner als 1 ist, multipliziert und dessen Ausgang mit dem zweiten Eingang des Addierers verbunden ist

Die Filteranordnung gemäß der Erfindung hat den Vorteil, daß eine sehr kleine Varianz der Phasendifferenz zwischen dem Eingangssignal und dem Ausgangssignal erreicht wird. Bei einer Verwendung eines mit der Filteranordnung versehenen Phasenregelkreis bei einer Übertragung von Daten werden die optimalen Abtastzeitpunkte, zu denen ein den übertragenen Daten zugeordnetes Datensignal abgetastet wird, sehr gut eingehalten, und es wird eine sehr geringe Fehlerwahrscheinlichkeit bei der Übertragung der Daten erreicht.

Die Filteranordnung erfordert einen geringen Aufwand, wenn das Regelsignal als Binärsignal ausgebildet ist, dessen Binärwerte dem Vorzeichen der Phasendifferenz zwischen dem Eingangssignal und dem Ausgangssignal zugeordnet sind.

Falls die Filteranordnung in einem digitalen Phasenregclkreis eingesetzt wird, ist es vorteilhaft, wenn der Addierer, der Speicher und der Multiplizierer aus digitalen Bauelementen aufgebaut sind.

Im folgenden wird ein Ausführungsbeispiel gemäß der Erfindung anhand von Zeichnungen beschrieben. Es zeigt

F i g. 1 ein Blockschaltbild eines Phasenregelkreises,

F i g. 2 ein Blockschaltbild einer Filteranordnung und eines Oszillators des Phasenregelkreises,

F i g. 3 Zeitdiagramme von Signalen an verschiedenen Punkten der Filteranordnung.

Einem in F i g. 1 dargestellten Phasenregelkreis PR wird von einem Signalgeber SG ein Eingangssignal ES zugeführt. An seinem Ausgang gibt der Phasenregelkreis PR ein Ausgangssignal AS an einen Signal verbraucher SV ab. Die Folgefrequenz und die Phase des Ausgangssignals AS werden durch den Phasenregelkreis PR derart geregelt, daß sie gleich sind der Folgefrequenz und der Phase des Eingangssignals ES. Der Phasenregelkreis PR enthält einen Phasendetektor PH, der die Phasendifferenz zwischen dem Eingangssignal ES und dem Ausgangssignal AS ermittelt. An seinem Ausgang gibt der Phasendetektor PH ein Regelsignal RE an eine Filteranordnung FA ab. Dieses Regelsignal RE ist beispielsweise proportional der Phasendifferenz zwischen dem Eingangssignal ES und dem Ausgangssignal AS oder zeigt beispielsweise nur das Vorzeichen der Phasendifferenz an. An ihrem

Ausgang gibt die Filteranordnung FA ein gefiltertes Regelsignal RF ab, das einem Oszillator 05 zugeführt wird. Der Oszillator erzeugt das Ausgangssignal, das einerseits dem Signal verbraucher S V und andererseits dem Phasendetektor PH zugeführt wird. Die Folgefrequenz des Ausgangssignals hängt von dem Momentanwert des gefilterten Regelsignals RF ab und die Änderungen der Folgefrequenz des Ausgangssignals sind beispielsweise proportional den Änderungen des gefilterten Regelsignals RF.

Die in F. g. 2 dargestellte Fiheranordnung FA enthält einen Addierer AD, einen Speicher SP und einen !Multiplizierer MU. Der Filteranordnung FA ist ein Oszillator OS nachgeschaltet, der aus digitalen Bauelementen aufgebaut ist und einen Festwertspeicher FS, einen Zähler ZA und einen Taktgeber TG enthält Der Taktgeber TG gibt Taktimpulse TX konstanter Folgefrequenz an den Zähler ZA ab. Mit Hilfe des Festwertspeichers FS werden in Abhängigkeit vom gebildeten Regelsignal RF unterschiedliche Teilungsverhältnisse für den Zähler ZA eingestellt Dies geschieht beispielsweise dadurch, daß der Zähler ZA von jeweils einem konstanten Anfangswert bis zu einem veränderbaren Endwert aufwärtsgezählt wird und jeweils beim Erreichen des EndWerts wieder auf seinen Anfangswert zurückgesetzt wird. Wenn der Zähler jeweils seinen Encvt-rt erreicht wird ein Ausgangssignal AS abgegeben. Der Endwert und damit die Folgefrequenz des Ausgangssignals wird durch ein Datenwort bestimmt, das in Abhängigkeit vom gefilterten Regelsignal RF aus dem Festwertspeicher FS gelesen wird.

Da der Oszillator OS digital arbeitet, ist es zweckmäßig, auch eine digital arbeitende Filteranordnung FA vorzusehen. In diesem Fall stellt das Regelsignal RE jeweils ein aus Binärzeichen gebildetes Wort dar, dessen Wert von der Phasendifferenz zwischen dem Eingangssignal ES und dem Ausgangssignal AS abhängt. In entsprechender Weise stellt das gefilterte Regelsignal RFebenfalls ein aus Binärzeichen gebildetes Wort dar.

Um die Stabilität des Phasenregelkreises PR sicherzustellen, bildet die Filteranordnung FA das dem gefilterten Regelsignal RF zugeordnete Wort jeweils nach der Beziehung

Il

RF(n) = Σ

■ RE(i).

Der Faktor D ist dabei kleiner als 1. RF(n) ist das während der n-ten Periodendauer des Regelsignals RE am Ausgang der Filteranordnung FA abgegebene gefilterte Regelsignal RF. Das gefilterte Regelsignal RF während der ersten Periodendauer des Regelsignals RE ergibt sich nach der obengenannten Beziehung zu

RF(I) = RE(I)

In entsprechender Weise ergeben sich die gefilterten Regelsignale RF während der drei folgenden Periodendauern zu

RF(2) = D RE(I) + RE{2),

RF(3) = D² · RE(I) + D ■ RE(2) + RE(3) und

RF(4) = tf ■ RE(\) + D² RE(2) + D ■ RE(I) + RE{4).

Weitere Einzelheiten der Filteranordnung FA werden zusammen mit den in F i g. 3 dargestellten Zeitdiagrammen beschrieben.

Bei den in F i g. 3 dargestellten Zeitdiagrammen von Signalen an verschiedenen Punkten der Filteranordnung FA sind in Abszissenrichtung die Zeit t und die Zahl π und in Ordinatenrichtung die Momentanwerte des Regelsignais Äifund des gefilterten Regelsignals RF aufgetragen. Bei dem Ausführungsbeispiel wird angenommen, daß das Regelsignal RE ein Binärsignal ist, dessen Binärwerte +1 und — 1 dem Vorzeichen der Phasendifferenz zwischen dem Eingangssignal ES und

ίο dem Ausgangssignal AS zugeordnet sind.

Zum Zeitpunkt t X nimmt das Regelsignal RE den Wert +1 aa Das Regelsignal RE wird dem ersten Eingang des Addierers AD in der Filteranordnung FA zugeführt Unter der Annahme, daß das gefilterte Regelsignal RFvor dem Zeitpunkt f 1 den Wert O hat ist aucfi im Speicher SP der Wert O gespeichert und am Ausgang des Multiplizierers MU wird ebenfalls ein Signal RMmit dem Wert O abgegeben und dem zweiten Eingang des Addierers /IDzugeführt. Der Addierer AD gibt damit an seinem Ausgang ein gefiltertes Regelsignal RF ab, das ebenfalls den Wert +1 hat Das gefilterte Regelsignal RF wird einerseits an den Oszillator OS abgegeben und andererseits dem Speicher SP in der Filteranordnung FA zugeführt. Mit einem Taktimpuls 7"2, der beispielsweise im Taktgeber TG erzeugt wird und der nach dem Zeitpunkt 11 und vor dem Ablauf der Periodendauer Γ des Regelsignals RE auftritt, wird der Wert + i in den Speicher SP "ingespeichert

Nach dem Zeitpunkt i2 nimmt das Regelsignal RE den Wert -1 an. Das Regelsignal RE wird wieder dem ersten Eingang des Addierers AD zugeführt Am Ausgang des Speichers SP wird der Wert +1 des gefilterten Regelsignals RF zwischen den Zeitpunkten il und (2 als Signal RV abgegeben und einem ersten Eingang des Multiplizierers MU zugeführt. An einem zweiten Eingang des Multiplizierers liegt ein Signal D an, das einen konstanten Faktor darstellt. Dieser Faktor ist kleiner als 1 und beispielsweise 0,5. Am Ausgang des Multiplizierers MU wird damit als Signal RM der Wert 0,5 abgegeben. Da der Wert des Regelsignals RE nach dem Zeitpunkt f2 —1 beträgt, wird am Ausgang des Addierers AD em Signal RFabgegeben, das den Wert -0,5 darstellt. Mit Hilfe des Festwertspeichers FS wird im Oszillator OSdie Folgefrequenz des Ausgangssignals AS entsprechend dem Wert 0,5 des gefilterten Regelsignals RFabgeändert. In ähnlicher Weise werden nach jeweils einer Periodendauer des Regelsignals RE die Momentanwerte des gefilterten Regelsignals RF ermittelt.

Neben der Zeit t ist in Fig.3 auch die Variable η aufgetragen und aus den obengenannten Beziehungen ergibt sich beispielsweise während der dritten Periodendauer T des Regelsignals RE der Wert des gefilterten Regelsignals RFzu

= 0,75

Falls das Regelsignal RE nicht nur das Vorzeichen angibt, sondern proportional der Phasendifferenz zwischen dem Eingangssignal und dem Ausgangssignal ist, °rgibt sich eine genauere Stufung des gefilterten Regelsignals RF, jedoch ist der Aufwand an Bauelementen, insbesondere im Addierer AD wesentlich größer.

Falls als Oszillator ein spannungsgesteuerter Oszillator vorgesehen ist, der durch ein analoges, gefiltertes

Regelsignal RF angesteuert wird, kann die Filteranordnung auch mit Hilfe von analogen Bauelementen aufgebaut werden. In diesem Fall wird beispielsweise anstelle des Addierers ein Summationsnetzwerk mit einem nachgeschalteten Operationsverstärker, anstelle des Speichers SP ein Laufzeitglied und anstelle des digitalen Multiplizierers ein analoger Multiplizierer oder ein Verstärker verwendet.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. FUteranordnung zum Filtern eines in einem Phasenregelkreis erzeugten Regelsignals, wobei der Phasenregelkreis einen Phasendetektor enthält, der die Phasendifferenz zwischen einem Eingangssignal und einem in einem Oszillator erzeugten Ausgangssignal ermittelt und der das Regelsignal erzeugt, dessen Momentanwerte von der Phasendifferenz abhängen, wobei das gefilterte Regelsignal dem Oszillator zugeführt wird und wobei die Folgefrequenz des Ausgangssignals in Abhängigkeit von den Momentanwerten des gefilterten Regelsignals veränderbar ist, gekennzeichnet durch einen Addierer (AD), an dessen erstem Eingang das Regelsignal (RE) anliegt und an dessen Ausgang das gefilterte Regelsignal (RF) abgegeben wird, durch einen mit dem Ausgang des Addierers (AD) verbundenen Speicher (SP), der das gefilterte Regelsignai (RF) um eine Periodendauer des Regelsignals (RE) verzögert und durch einen Multiplizierer (MU), der das verzögerte Regelsignal (RV) mit einem Faktor (D) der kleiner als 1 ist, multipliziert und dessen Ausgang mit dem zweiten Eingang des Addierers (AD) verbunden ist.

2. Filteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Regelsignal (RE) als Binärsignal ausgebildet ist, dessen Binärwerte ( — 1, + 1) dem Vorzeichen der Phasendifferenz zwischen dem Eingangssignal (ES) und dem Ausgangssignal (AS) zugeordnet sind.

3. Filteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Addierer (AD), der Speicher (SP) und der Multiplizierer (MU) aus digitalen Bauelementen aufgebaut sind.