DE2535424A1 - Kompensierter taktgeber - Google Patents

Kompensierter taktgeber

Info

Publication number
DE2535424A1
DE2535424A1 DE19752535424 DE2535424A DE2535424A1 DE 2535424 A1 DE2535424 A1 DE 2535424A1 DE 19752535424 DE19752535424 DE 19752535424 DE 2535424 A DE2535424 A DE 2535424A DE 2535424 A1 DE2535424 A1 DE 2535424A1
Authority
DE
Germany
Prior art keywords
signal
data
frequency
oscillator
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752535424
Other languages
English (en)
Inventor
Gary Leverne Mattson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2535424A1 publication Critical patent/DE2535424A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

• ^1- / ^ / Böblingen, den 25- Juli 1975
1 2 53 5 42 A jo-nr
!Anmelderin: International Business Machines
j Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: RO 973 025
[Kompensierter Taktgeber
Die Erfindung betrifft einen kompensierten Taktgeber nach dem Ober-j begriff des Anspruchs 1.
!Ein Anwendungsgebiet der Erfindung betrifft die Ableitung von jTaktimpulsen aus unverarbeiteten Eingangsdaten, die keinen regujlären Taktimpuls enthalten, wie es beispielsweise bei Signalen iin modifizierter Frequenzmodulation (MFM) der Fall ist. Bei dieser Modulation treten Taktimpulse nur zwischen zwei aufeinanderfolgenden Nullen der unverarbeiteten Datensignale auf; die Datenimpulse des unverarbeiteten Datensignals können außerdem aufgrund von Übertragungsschwierigkeiten bezüglich der normalen und ordnungsgemäßen Zeitpunkte ihres Auftretens verschoben sein.
Es wurde in diesem Zusammenhang schon vorgeschlagen, für ein !unverarbeitetes Datensignal in modifizierter Frequenzmodulation ;Taktimpulse mit Hilfe eines Oszillators abzuleiten, der durch zwei Signale gesteuert wird, wobei das erste die Frequenz erhöht und das zweite die Frequenz herabsetzt und so den Oszillator ver-
janlaßt, die Oszillationsfrequenz zu erhöhen, bzw. herabzusetzen. JDas Signal zur Erhöhung und das Signal zur Herabsetzung der Freiquenz erscheinen abwechslungsweise, so daß die Oszillationsfrequen^ !des Oszillators zuerst erhöht und dann herabgesetzt wird; die 'Länge eines dieser Signale wird dabei in Übereinstimmung mit einer Messung des Phasenzählers zwischen dem Ausgang des Oszillators und den Datenimpulsen des unverarbeiteten Datensignals variiert. Die Zeit, die zwischen zwei Impulsen eines dieser Signale liegt, ent-
609818/0651
- 2 - ? S 3 b A 2 A
spricht dem normalen zeitlichen Abstand (ohne Zeitverschiebung) zwischen zwei aufeinanderfolgenden Datenirapulsen des unverarbeiteten Datensignals, so daß für den Fall gleicher Länge der Impulse dieser beiden Signale jeder dieser Impulse die Hälfte der Zeit zwischen zwei aufeinanderfolgenden Datenimpulsen (ohne Zeitverschiebung) des unverarbeiteten Datensignals belegt. Für den Fall, daß ein Impuls eines dieser Signale zum Erhöhen oder zum Herabsetzen der Frequenz länger ist als der entsprechende Impuls des anderen dieser beiden Signale, ergibt sich zwischen den Impulsen diese^· beiden Signale eine Überlappung. Da die Impulse für das Erhöhen und Herabsetzen im Normalfall während der Hälfte der Zeit zwischen zwei aufeinanderfolgend Datenimpulsen im unverarbeiteten Datensignal angesetzt sind, wird die Frequenzänderung des Oszillators während der Korrektur (und auch selbst für den Fall, daß keine Korrektur hätte angebracht werden müssen) unangemessen groß. Tritt weiterhin die gerade erwähnte Überlappung auf (beispielsweise wenn ein Datenimpuls zu früh ankommt), wird bei dieser Anordnung ein Fehler in der Frequenz des Oszillators hervorgerufen, da dann gleichzeitig die Signale für die Erhöhung und die Herabsetzung der Frequenz wirksam sind. Infolge dieser Überlappung, die bei einem zu frühen Datenimpuls auftritt, müssen dann zwei Stromquelleiji zur Steuerung des Oszillators verwendet werden und diese beiden Stromquellen müssen dementsprechend genau aneinander angepaßt sein Eine Schaltung dieser Art ist im wesentlichen im IBM Technical Disclosure Bulletin vom Dezember 1971 auf Seite 2171 beschrieben.
Die Aufgabe der vorliegenden Erfindung besteht dementsprechend darin einen Kompensationsschaltkreis zur Erzeugung von Taktimpulsen aus unverarbeiteten Datensignalen anzugeben, der die geschilderten Nachteile des Standes der Technik nicht aufweist.
Diese Aufgabe wird durch die im Hauptanspruch gekennzeichnete Erfindung gelöst. Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
RO 973 025
609818/0651
-3- 253542A
Zum Synchronisieren der Taktimpulse mit den Datenimpulsen eines ; MPM Datensignals schlägt die Erfindung im wesentlichen vor, einen j Oszillator variabler Frequenz zu verwenden, dem Signale zur Er- ; höhung und zur Herabsetzung seiner Frequenz zugeführt werden, wobei das Signal zur Frequenzerhöhung durch die Anstiegkante eines ; batenimpulses ausgelöst wird, und zwar unabhängig davon, ob der j Impuls zu seinem normalen Zeitpunkt erscheint oder aber zu früh j ;oder zu spät, und wobei das Signal zur Frequenzherabsetzung dann j ausgelöst wird, wenn das Signal zur Erhöhung verschwindet. Das I !Ende des Signals zur Frequenzherabsetzung liegt dabei immer in der j Mitte zwischen den Zeitpunkten, an denen die Datenimpulse normaler-' weise auftreten.
Der Vorteil dieser Erfindung liegt insbesondere darin, daß die erzeugten Taktimpulse auch bei Übertragungsstörungen eine genau definierte Lage bezüglich der Zeitpunkte aufweisen, an denen die Datenimpulse bei Abwesenheit von Übertragungsstörungen auftreten. Der sehaltungsgemäße Aufwand bleibt dabei relativ gering und es treten keine Zeiten auf, während denen die Signale zur Frequenzherabsetzung und zur Frequenzerhöhung gleichzeitig anliegen.
Ein Ausführungsbeispiel der Erfindung wird nun anhand von Zeichnungen näher beschrieben. Es zeigen:
Fig. 1 einen Kompensationsschaltkreis, der Signale zur
Herabsetzung und Erhöhung der Frequenz an eine Ladungspumpe abgibt, die ihrerseits einen spannungsgesteuerten Oszillator steuert, wobei dem Schaltkreis ein unverarbeitetes Datensignal zugeführt wird, um daraus ein Ausgangstaktsignal zu erzeugen, welches bezüglich der Datenimpulse des unverarbeiteten Datensignals synchronisiert ist.
RO 973 025
60981 8/065 1
Pig. 2 Einzelheiten der in Pig. I enthaltenen Ladungspumpe,
Fig. 3 ein Diagramm mit den Wellenzügen der verschiedenen Signale, die im Schaltkreis der Fig. 1 auftreten.
In Fig. 1 umfaßt der Kompensationsschaltkreis eine Ladungspumpe 20 mit zwei Eingangsleitungen 22 und 24 und einer Ausgangsleitung 26. Ein spannungsgesteuerter Oszillator VCO 28 besitzt eine Eingangsleitung 26 und eine Ausgangsleitung 30, auf der ein Taktsignal erscheint.
Einem Paar Flip-Flops 32 und 34 wird die Eingangsleitung 30 zugeführt. Der Flip-Flop 32 besitzt zwei Ausgangsklemmen Q und Q~, die mit den Ausgangsleitungen 36 und 38 für die Signale Q1 und ^1 verbunden sind. Der Flip-Flop 34 besitzt zwei Ausgangsklemmen Q und 3, die mit den Ausgangs leitungen 40 und 42 verbunden sind. Die Leitungen 40 und 42 führen die Signale Q2 und Q2. Jeder der Flip-Flops 32 und 34 besitzt K- und J-Steuerklemmen, sowie eine
I Rücksetzklemme R. Die Ausgänge der Flip-Flops 32 und 34 sind ίmiteinander verbunden, wobei die Ausgangsleitungen 36 und 38 j des Flip-Flops 32 mit den Steuerklemmen J bzw. K des Flip-Flop j 34 verbunden sind und die Ausgangsleitungen 40 und 42 des Flip-Flops 34 mit den Steuerklemmen K bzw. J des Flip-Flops 32.
Die Flip-Flops 32 und 34 besitzen denselben Aufbau. Jfcder der Flip-Flops 32 und 34 ist durch ein Taktsignal auf der Leitung gesteuert und ändert seinen Zustand, wenn überhaupt, bei der abfallenden Kante eines Taktimpulses. Wenn die Signale auf den beiden Steuerklemmen K und J beide einen niedrigen Pegel aufweisen, ändert der Flip-Flop seinen Zustand nicht. Sind die Signale auf den beiden Steuereingängen K und J beide hoch, so schaltet der Flip-Flop in einen anderen Zustand "um, wobei die Ausgangsklemme Q den niederen Pegel einnimmt, wenn sie vorher auf hohem Pegel war und die Ausgangsklemme Q den hohen Pegel, wenn sie
RO 973 025
809818/0651
vorher den niedrigen innehatte. Ist das Signal auf der Klemme IK hoch und auf der Klemme J niedrig, so geht das Signal auf der Klemme Q in den niederen Pegel über. Ist das Signal auf der Klemme K nieder und das auf der Klemme J hoch, so geht das Signal jauf der Klemme Q in den hohen Pegelzustand über.
!Die Leitungen 38, 30 und 42 stellen drei Eingangsleitungen für iein NAND-Glied 44 dar, dessen Ausgangsleitung 46 ein Taktsignal !Z1 führt.
jEin NAND-Glied 48 besitzt die Eingänge 36 und 42, ein NAND-Glied Ϊ50 die Eingänge 38 und 40. Die Schaltkreise 48 und 50 besitzen (die Aus gangs leitungen 52 bzw. 54 für die Signale X^ und Xp. Die Leitung 40 stellt außerdem eines von drei Eingangssignalen für ein NAND-Glied 56 dar und die Leitung 58, die das Signal Z2 der unverarbeiteten Daten führt, bildet gleichzeitig eine Eingangsleitung des NAND-Gliedes 56. Die Ausgangsleitung 60 des NAND-Gliedes 56 führt ein Signal Z3, das mit "Eins Impulsen" bezeichnet ist. Ein NAND-Glied 62, das dem NAND-Glied 56 entspricht, besitzt drei Eingangsleitungen, darunter die Datenleitung 58 und die Leitung 42 und die Ausgangsleitung 64, die das Signal Z^ führt, das sogenannte Signal "Null-Impulse".
Ein NAND-Glied 66 besitzt die Leitung 52 und die Leitung 68 als Eingänge. Die Leitung 68 führt das Signal X,, "Eins-Daten". Das NAND-Glied 66 hat die Ausgangsleitung 70, die eine der drei Eingangsleitungen des NAND-Glieds 62 darstellt. Ein NAND-Glied 72 das dem NAND-Glied 66 entspricht, besitzt als eine seiner beiden Eingangs leitungen die Leitung 54 unc. die Leitung 74 als Ausgang. Die Leitung 74 ist eine der drei Eingangsleitungen des NAND-Glieds 56.
Ein NAND-Glied 76 hat die Eingangsleitungen 70 und 60 und die Ausgangsleitung 68, auf der das Signal X, erscheint. Ein NAND-Glied 78, das dem NAND-Glied 76 entspricht, besitzt die Leitungen 64 und 74 als Eingänge und die Leitung 80 als Ausgang mit dem
RO 973 025
609818/0651
Signal X1^. Die Leitung 80 ist gleichzeitig eine der beiden Eingangsleitungen des NAND-Glieds 72.
Ein NAND-Glied 82 hat die Eingangsleitung 38, 42 und 68 und die Ausgangsleitung 64 mit dem Signal Xo. Ein entsprechendes NAND-Glied 86 besitzt die Leitungen 80, 36 und 40 als Eingänge und die Leitung 88 mit dem Signal Xg als Ausgang.
Ein NAND-Glied 90 besitzt die Leitungen 68, 84 und 88 als Eingänge und die Leitung 92 mit dem Signal X0 als Ausgang. Ein NAND-Glied 94 besitzt die Leitungen 58, 84 und 88 als Eingänge und die Leitung 96 als Ausgang mit dem Signal Xfe. Ein NAND-Glied 98 mit den Eingangs leitungen 84, 88 und 80 führt auf seiner Ausgangsleitung 100 das Signal X .
Ein NAND-Glied 102 besitzt die Eingangsleitungen 88 und 84 und ist mit seinem Ausgang an die Leitung 22 angeschlossen, auf welcher das Signal X6 "Frequenz-Herabsetzung" läuft. Ein NAND-Glied 104 besitzt die Eingangsleitungen 92, 96 und 100 und ist mit seinem Ausgang an die Leitung 24 angeschlossen, auf der das Signal X7 "Frequenz-Erhöhung" läuft.
In Fig. 2 ist der Schaltkreis 20 für die Ladungspumpe dargestellt," der die Transistoren 201 bis 205 umfaßt, die über die Widerstände 209 bis 213 an den Pluspol der Spannungsquelle 214 angeschlossen sind. In Fig. 2 sind auch die Transistoren 218 bis 223 enthalten, lie über die Widerstände 227 bis 232 an den Minuspol 233 einer Spannungsquelle angelegt sind. Die Transistoren 201 bis 204 sind in Serie mit den Transistoren 237 bis 240 geschaltet. Die Transistoren 244 bis 248 sind in der dargestellten Weise mit dem Pluspol 214 der Spannungsquelle verbunden. Der Widerstand 254 Liegt zwischen dem Pluspol 214 der Spannungsquelle und dem Pransistor 218; die Widerstände 255 und 256 verbinden die Transistoren 237 und 244 mit dem Transistor 219, die Widerstände 257 bis 260 verbinden die Transistoren 246 und 240 in der gezeigten Weise. Die Widerstände 261 bis 263 verbinden die Transistoren
RO 973 025
609818/0651
202 und 203 mit dem Pluspol 214 der Spannungsquelle. Die Konden- ! satoren 266 bis 269 liegen in Serie mit den Transistoren 202 und |
203; die Widerstände 270 und 271 liegen parallel zu den Kondensatoj ren 267 und 268. Ein Diodenpaar 272 liegt zwischen Masse und der j Basis der Transistoren 237 und 248. Die Leitung 24 zur Erhöhung der Frequenz ist mit der Basis des Transistors 238 verbunden, die Leitung 22 zur Herabsetzung der Frequenz ist mit der Basis Ides Transistors 239 verbunden. Ein Widerstand 280 ist mit dem !Kollektor des Transistors 205 verbunden. Das Ausgangssignal V ; des Schaltkreises 20 für die Ladungspumpe auf der Leitung 26 !erscheint am Widerstand 280.
Der in Fig. 2 gezeigte Schaltkreis 20 für die Ladungspumpe bewirkt im wesentlichen eine Änderung der an den spannungsgesteuerten Oszillator 28 angelegten Spannung zur Erzeugung von Taktsignalen (Signal Z1 auf der Leitung 46), die mit dem Datensignal Z2 auf der Leitung 58 synchron laufen. Zu diesem Zweck werden die integrierenden Kapazitäten 266 und 267 geladen, wenn auf der Leitung 24 ein Signal X„ zur Erhöhung der Frequenz erscheint und die Kapazitäten 268 und 269 entladen, wenn auf der Leitung 22 ein Signal Xg zur Herabsetzung der Frequenz vorhanden ist, so daß der Schaltkreis 20 der Ladungspumpe auf der Leitung 26 eine Ausgangsspannung Vc abgibt, die proportional zur Frequenz des Datensignals Z2 ist. Die Kondensatoren 266 und 267 werden geladen, wenn das Signal X„ angesetzt ist, die Kondensatoren 268 und werden entladen, wenn das Signal Xg ansteht. Der Schaltkreis der Ladungspumpe reagiert auf die Spannung, die an allen vier Kondensatoren 266 bis 269 abfällt, nachdem das Kondensatorpaar und 267 geladen und das andere Kondensatorpaar 268 und 269 entladen wurde, um anzuzeigen, ob die Spannung Vn und die Frequenz des spannungsgesteuerten Oszillators 28 insgesamt geändert werden müßte. Dem Aufladen der Kondensatoren 266 und 267 folgt in jedem Fall ein Entladen der Kondensatoren 268 und 269; die Spannungen auf den Kondensatoren 266 bis 269 werden durch andere Teile des in Fig. 2 dargestellten Schaltkreises in der später beschriebenen Weise in aktiven Bereichen gehalten. Der Transistor 238 wird bei
RO 973 025
60981 8/065 1
jedem Datenbit auf der Datenleitung 58 angesetzt, wobei in diesem Fall durch die Kapazität 266 und 267 nach der Darstellung in Fig. 2 ein von rechts nach links fließender Strom vorhanden ist; der Transitor 223 zusammen mit dem zugehörigen Widerstand 232 stellt eine zur Ladung dieser Kapazitäten verwendete Stromquelle dar. Befindet sich auf der Leitung 22 ein Impuls zur Herabsetzung der Frequenz, was ebenfalls einmal für jedes Datenbit auf der Leitung 58 der Fall ist, so wird der Transistor 239 angesetzt und es fließt entsprechend Fig. 2 ein Strom von links nach rechts durch die Kapazitäten 268 und 269, wobei der Transistor 223 als Stromquelle wirkt. Dieses Laden und Entladen der Kapazitäten 266 bis 269 erfolgt abwechslungsweise; die Spannungen an den Kondensatoren 266 bis 269 wurden dann offensichtlich ohne Grenzen wachsen, wäre nicht in Fig. 2 die Schalteinrichtung vorgesehen, die den Arbeitsbereich einstellt, in dem die Kondensatoren 266 bis 269 betrieben werden können.
Der Transistor 223 stellt insbesondere eine einzige Stromquelle zum Laden der Kondensatoren 266 und 267 sowie zum Entladen der Kondensatoren 268 und 269 in der eben beschriebenen Weise dar. Es ist festzustellen, daß der Transistor 223 in Serie mit den Transistoren 238 und 239 geschaltet ist, die jeweils das Laden der Kondensatoren 266 und 267 bzw. das Entladen der Kondensatoren 268 und 269 in der oben beschriebenen Weise steuern.
Wenn auf der Leitung 24 ein Impuls (Signal X7) zur Erhöhung der Frequenz erscheint, wird der Transistor 238 angesetzt und es fließt ein Strom vom Pluspol 214 der Spannungsquelle über den Widerstand 263 und die parallel zum Widerstand 270 liegende Kapazität 267 sowie durch die Kapazität 266. Dadurch wird ein Spannungsabfall am Kollektor des Transistors 238 hervorgerufen und so die Spannung an der Basis des Transistors 245 und an der Basis des Transistors 246 herabgesetzt. Dies hat zur Wirkung, daß der Spannungsunterschied zwischen den Basen der Transistoren 246 und 240 erhöht wird. Die Spannung auf der Basis des Transistors 240 hat sich bezüglich der an der Basis des Transistors
RO 973 025
609818/0651
246 erhöht, wodurch der Strom im Kollektor des Transistors 240 ansteigt und damit der Strom im Kollektor und im Emitter von Transistor 204 wächst. Infolge der gemeinsamen Basisverbindung zwischen den Transistoren 204 und 205 nimmt der Strom durch den Transistor 205 und damit durch den Widerstand 280 zu und erhöht somit die Spannung V , die an den spannungsgesteuerten Oszillator 28 angelegt wird. Dies wiederum erhöht die Frequenz des spannungsgesteuerten Oszillators 28.
Ein auf der Leitung 22 vorhandender Impuls (Signal X ) zur Herabsetzung der Frequenz wirkt sich auf ähnliche Weise aus; er beeinflußt die parallel zum Widerstand 271 liegende Kapazität 268 und die Kapazität 269, reduziert die an der Basis des Transistors I247 liegende Spannung und damit auch die Spannung an der Basis des Transistors 240. Dadurch wird eine resultierende Erhöhung der Spannung zwischen den Basen der Transistoren 246 und 240 hervor-
!gerufen. Der Strom im Transistor 240 verringert sich daher; der Kollektorstrom und der Emitterstrom im Transistor 204 nehmen ab iund in Folge der gemeinsamen Basisverbindung zwischen den Tran-Isistoren 204 und 205 nimmt auch die Spannung V auf der Leitung 226 ab und verringert somit die Frequenz des spannungsgesteuerten Oszillators 28.
!Die meisten der Teile, auf die nun Bezug genommen wird, arbeiten
mit den Transistoren 202 und 203 zusammen, um die Kapazitäten ;266 bis 269 im richtigen Spannungsbereich zu betreiben.
Die Transistoren 238 und 239 verursachen einen Stromfluß von der Leitung b zu den Leitungen a und c. Die Transistoren 202 und 203 haben den Zweck, den durch die Transistoren 238 und 239 im Mittel gezogenen Strom zu ersetzen und geben dazu kontinuierlich den !Strom in die Kondensatoren 266 bis 269 zurück, wobei der Strom von den äußeren Leitungen a und c in Richtung der Leitung b fließt und damit die Ladungen auf den Kondensatoren 266 bis 269 zu verringern und die Kondensatoren 266 bis 269 im richtigen Spannungsbereich zu halten.
RO 973 025
609818/0651
Die Dioden 272 liefern nur eine Bezugsspannung für die Transisto- · ren 237 und 248. Die Widerstände 261 und 262 verleihen dem SchaltH kreis 20 für die Ladungspumpe die gewünschte Verstärkungscharakte ristik. Die Widerstände 257 und 258 stellen ein Netzwerk zur Spannungsmittelung dar, und mitteln die Spannung an den Basen der Transistoren 246 und 240 und geben diese Spannung an die Basis des Transistors 244. Die Widerstände 259 und 260 sind Vorspannwiderstände zur Verstärkungsstabilisierung. Die Transistoren 218 bis 222 und die zugehörigen Widerstände 227 bis 231 bilden Stromquellen an den Kollektoren dieser Widerstände derart, daß alle Ströme aufeinander abgeglichen sind und einander folgen. Die Widerstände 255 und 256 dienen zur Verstärkungsstabilisierung und bilden zusammen mit den Transistoren 237 und 244 ein Netzwerk, mit dem die durchschnittliche Spannung der Basen der Transistoren 246 und 240 auf einem Niveau gehalten wird, das ungefähr zwei Dioden-Spannungabfälle über Masse liegt. Die Wirkungsweise dieser Schaltung ist folgende: Nimmt die Spannung an den Kollektoren der Transistoren 238 und 239 zu, so wird diese Spannung an die Basen der Transistoren 245 und 247 gelegt und weiterhin über deren Basis-Emittergrenzschicht an die Basen der Transistoren 246 und 240 und erhöhen so die mittlere Spannung, die über die beiden Widerstände 257 und 258 an die Basis des j Transistors 244 gelegt wird. Wenn diese Spannung zunimmt, fließt | durch den Kollektor und den Emitter des Transistors 244 mehr ! Strom, während durch den Emitter und den Kollektor des Transistors) 237 weniger Strom fließt. Dadurch wird der Kollektorstrom und ; Emitterstrom im Transistor 201 herabgesetzt, wodurch sich wiederum die Spannung an den Basen der Transistoren 201, 202 und 203 : vermindert: der Strom aus den Kollektoren der Transistoren 202 und 203 wird also kleiner. Dadurch wird die resultierende Span- | nung an den Kollektoren der Transistoren 238 und 239 vermindert, j
Das unverarbeitete Datensignal Z2 auf der Leitung 58 (siehe Fig. 3p ist ein sogenanntes "modifiziertes frequenzmoduliertes Signal" ! in dem keine Taktimpulse enthalten sind, außer solchen, die zwi-
RO 973 025
609818/0651
I sehen zwei aufeinanderfolgenden Nullen im ursprünglichen Datensi-[gnal liegen. Entsprechend der Darstellung in Fig. 3 sind die Im- !pulse A, B, C, D, E und F Datenimpulse, und der Taktimpuls G liegt !zwischen zwei aufeinanderfolgenden Nullen. Die Anstiegsflanke jedes der Datenimpulse sollte theoretisch genau zu den Datenzeiten a, b, c, f, h und i erfolgen. Die Datenzeiten a bis j in Fig. 3 jhaben gleiche Abstände voneinander; in der Darstellung der Zeich-Inung liegen die Anstiegsflanken der Datenimpulse A, D und F tatsächlich bei den richtigen Zeitpunkten a, f und i. Der Taktimpuls Ig liegt auf halber Strecke zwischen den Datenzeiten d und e, die Nullen entsprechen. Aufgrund von Übertragungsschwierigkeiten ist es oft nicht möglich, die Datenimpulse genau zu den Datenzeiten a, b, c, f usw. eintreffen zu lassen, bei denen sie an und für sich eintreffen sollten. Beispielsweise liegen in Fig. 3 die Datenimpulse B und E zu früh, während der Datenimpuls G zu spät liegt.
Da nun die Datenimpulse entweder zu früh oder zu spät liegen können, besteht ein hauptsächliches Problem beim Empfang derartiger MFM-Signale darin, einen Taktgeber, wie beispielsweise den spannungsgesteuerten Oszillator 28, synchron mit den Daten laufen zu lassen. Der Kompensationsschaltkreis der Fig. 1 ist so angeordnet, daß er die Phasendifferenz zwischen dem spannungsgesteuerten Oszillator 28 und den MFM-Daten feststellt und mit dieser Information die Frequenz des spannungsgesteuerten Oszillators 28 einstellt. Die Datenimpulse des Datensignals Z2 können dabei bis zu einem Viertel des Zeitrasters zu früh oder zu spät eintreffen, (ein Zeitraster ist als Zeit zwischen zwei aufeinanderfolgenden Einsen bei den Datenzeiten a, b, c, d, e, f, g, h, i und j definiert ).
Der Kompensationssteuerkreis nach Fig. 1 versucht, die Anstiegsflanke des Datenimpulses (beispielsweise der Impulse A, B, C usw.) in Fig.3 mit den übergängen des Signals Q1 auf der Leitung 36 in Deckung zu bringen, deren zeitliche Reihenfolge durch das Ausgangssignal des spannungsgesteuerten Oszillators 28 mit Hilfe
RO 973 025
609818/0651
der Flip-Flops 32 und 34 gesteuert wird. Trifft ein Datenimpuls ein, wie beispielsweise einer der Impulse A, B, C usw., so steigt auf der Leitung 24 das Signal X7 zur Erhöhung der Frequenz mit der Anstiegsflanke des Datenimpulses an; das Signal verschwindet beim nächsten folgenden Abfall des Signals 4F nach der Datenzeit (a, b, c usw.) für diesen Datenimpuls. Dieses kleine Zeitintervall beträgt beispielsweise ein Viertel der Zeit zwischen den Datenzeiten a und b. Das Signal Xg zur Herabsetzung der Frequenz erscheint zum gleichen Zeitpunkt, an dem das Signal X7 für die Erhöhung der Frequenz verschwindet; das Signal Xg zur Frequenzherabsetzung verschwindet beim nächstfolgenden Abfall des Signals 4F auf der Leitung 30 auf halber Strecke zwischen den Datenzeiten, beispielsweise zur Zeit s. Die Impulse Xg besitzen alle dieselbe Länge, d. h. ein Viertel eines Zeitrasters. Der resultierende Unterschied der zeitlichen Längen des Signals X17 zur Frequenzerhöhung und des Signals Xg zur Frequenzherabsetzung stellt ein Maß für die Zeit dar, die der Datenimpuls bezüglich seiner Datenzeit (a, b, c, d, e, f usw.) entweder zu früh oder zu spät liegt. Wie früher schon erklärt, gelangt das Signal X7 zur Frequenzerhöhung zu einer Stromquelle (Transistor 223, der mit der Kapazität 266 über den Transistor 238 verbunden ist), um eine Kapazität (Kondensatoren 266 und 267) zu laden, während das Signal Xg zur Frequenzherabsetzung diese Stromquelle zur Entladung der Kapazitäten 268 und 269 verbindet. Die Spannung an den Kapazitäten 266 bis 269 wird zur Steuerung der Frequenz des Taktgebers (spannungsgesteuerter Oszillator 228) verwendet, der auf Leitung 30 das. Signal 4F erzeugt. Der in Fig. 1 gezeigte Kompensationsschaltkreis erzielt diese Resultate auf folgende Weise:
Das Signal 4F auf der Leitung 30 wird an die Flip-Flops 32 und angelegt, und die Ausgangsleitungen 36, 38, 40 und 42 dieser Flip-Flops so mit deren Eingängen verbunden, daß diese Flip-Flops die Signale Q1, Q2 mit der Frequenz F erzeugen. Aus Fig. 3 ist ersichtlich, daß Q1 und Q2 um 90 Grad phasenverschoben sind. Das Signal Q1 erscheint zur Zeit s auf halber Strecke zwischen den
RO 973 025
609818/0651
Datenzeiten a und b, während das Signal Q2 zur Zeit u auf halber Strecke zwischen dem Erscheinen des Signals Q1 und der nachfolgenden Datenzeit auftaucht. Die Signale Q1 und Q2 werden in der folgend beschriebenen Art und Weise zur Taktierung verwendet.
Die Signale X1 und X2 stellen ebenfalls Zeitsignale dar, die aus den Ausgangssignalen der Flip-Flops 32 und 34 abgeleitet werden. Das Signal X1 erscheint dreiviertel eines Zeitrasters nach einer Datenzeit, beispielsweise zur Zeit u und verschwindet auf halbem Wege zwischen den folgenden beiden Datenzeiten, das Signal X2 erscheint nach einem Viertel eines Zeitrasters, beispielsweise zur Zeit q und verschwindet bei der nächstfolgenden Datenzeit.
Das Signal X·, stellt ein früh eintreffendes Eingangssignal {für das Signal Xg zur Herabsetzung der Frequenz auf der Leitung ;22 dar und wird durch das Datensignal Z0 beeinflußt. Das Signal
j C.
;X, erscheint, wenn ein Datenimpuls auftritt (bei der Anstiegsflanke des Datenimpulses) und verschwindet beim nächstfolgenden 'Anstieg des Signals Q1. Das Signal X^ ist das Gegenstück hierzu und steht mit zwei aufeinanderfolgenden Nullen im Datensignal Z2 in Beziehung. Das Signal X^ erscheint zusammen mit dem Erscheinen eines Übergangsbits oder eines Taktimpulses zwischen aufeinanderfolgenden Nullen im Datensignal Z2 (z. B. Impuls G im Datensignal Z2) und verschwindet beim nächstfolgenden Abfall des !Signals Q1 und der nächstfolgenden Datenzeit (beispielsweise e).
paa Signal Xg erscheint zusammen mit dem Erscheinen des Signals 1Q1. Das Signal Xg verschwindet, wenn das Signal Q2 verschwindet, und zwar dann und nur dann, wenn das Signal X angesetzt ist. Das Signal X9 ist dem Signal Xg ähnlich, beruht aber auf dem tibergangsimpuls (beispielsweise Impuls G) zwischen dem Nullen im Datensignal Z2 und erscheint, wenn das Signal Q1 verschwindet. Das Signal X^ verschwindet, wenn das Signal Q2 erscheint, und zwar dann und nur dann, wenn das Signal X1. angesetzt ist.
Das Signal Xg, d. h. das Signal auf der Leitung 22 zur Herabset-
RO 973 025
60981 8/0651
zung der Frequenz des spannungsgesteuerten Oszillators 28 stellt eine logische Verknüpfung der Signale Xg und X9 dar; das Signal Xg ist dann angesetzt, wenn entweder das Signal Xg oder das Signal Xq ausgesetzt ist. Das Signal X6 erscheint für jeden Datenimpuls (Impulse A, B usw.) bei der zweiten Zeituntereinheit (beispielsweise der Zeit q), die einer Datenzeit (Beispiel a) folgt und bleibt während einem Viertel des Zeitrasters zwischen den Datenzeiten angesetzt. Bei einem Übergangs- oder einem Taktimpuls (beispielsweise dem Impuls G) bleibt das Signal Xg während des letzten Viertels des Datenrasters an, in dem der Übergangs- oder Taktimpuls vorhanden ist. Das Signal Xg wird nicht für Nullen im Datensignal Z2 angesetzt. Das Signal X7 erscheint, wenn entweder j das Signal X, oder das Signal X^ erscheint und verschwindet, J wenn das Signal Xg erscheint. Das Signal X7 bleibt für eine lan- j gere Zeit angesetzt, wenn der Datenimpuls (beispielsweise der Datenimpuls B) zu früh eintrifft, das Signal X7 bleibt andererseits während einer kürzeren Zeit angesetzt, wenn der Datenimpuls (beispielsweise der Impuls C) zu spät eintrifft.
Die Datentaktimpulse (Signal Z1) sind genau mit den Datenzeiten (a, b usw.) synchron und erscheinen genau auf halber Strecke zwischen aufeinanderfolgenden Datenzeiten, beispielsweise zur Zeit s unter der Annahme, daß der spannungsgesteuerte Oszillator 28 mit dem Datensignal Z2 synchron läuft; diese Forderung wird durch den in Fig. 1 gezeigten Schaltkreis erfüllt. Das Taktimpulssignal Z1 ist im wesentlichen das Ausgangssignal der beiden Flip-Flops 32 und 34 unter Verwendung des NAND-Glieds 44.
Die Eins-Impulse im Signal Z, stellen negative Impulse dar, die zeitlich genau den Datenimpulsen (A, B usw.) entsprechen. Die Null-Impulse sind ebenfalls negative Impulse im Signal Z1,, die zeitlich genau den Übergangs- oder Taktbits zwischen Nullen im Datensignal Z2 entsprechen (beispielsweise dem Übergangs-oder Taktbit G).
Aus Fig. 3 ist ersichtlich, daß zwischen dem Signal Xg zur Herab-
RO 973 025
60981 8/0651
Setzung der Frequenz und dem Signal X7 zur Frequenzerhöhung keine Überlappung auftritt. Es ist damit möglich, eine einzelne Stromquelle (Transistor 223) zum Laden der Kondensatoren 266 und 267 (welche das Signal VQ erhöhen) und zur nachfolgenden Entladung der Kondensatoren 268 und 269 (welche das Signal YQ herabsetzen) zu verwenden. Bei einem Datenimpuls, der genau zur richtigen Zeit eintrifft, beispielsweise der Datenimpuls A, sind die Signale X,- und X„ nur während eines Viertels eines Zeitrasters angesetzt;
ο 7
die insgesamt verflossene Zeit beträgt damit nur die Hälfte eines Datenrasters und die Frequenzverschiebung des spannungsgesteuerter Oszillators *28 während dieser Zeit beträgt Null. In allen Fällen ist das Signal Xg zur Herabsetzung der Frequenz während eines Viertels eines Zeitrasters angesetzt. Das Signal X7 zur Erhöhung der Frequenz ist während verschieden langer Zeiten angesetzt, und zwar in Abhängigkeit davon, ob der Datenimpuls in Bezug auf seine Datenzeit zu früh oder zu spät eintrifft. Trifft der Datenimpuls des Datensignals Zp zu früh ein, so erscheint das Signal X7 zur Frequenzerhöhung zu gleicher Zeit wie die Anstiegsflanke des Datenimpulses, so daß das Signal X7 länger als ein Viertel eines Zeitrasters angesetzt ist. Der Datenimpuls E beispielsweise erscheint zu früh und der resultierende Impuls X7 erscheint ein Viertel eines Zeitrasters früher als zur entsprechenden Datenzeit h. Der Datenimpuls C erscheint zu spät und das Signal X7 ist daher nur während einer kürzeren Zeit angesetzt, und zwar während einem Achtel eines Zeitrasters. Der Unterschied der Zeitlängen der Impulse X7 und des Impulses Xg mit konstanter j Länge führt dazu, daß die Frequenz des spannungsgesteuerten Oszil-| lators so eingestellt wird, daß die Taktimpulse des Signals Z1 j immer auf halber Strecke zwischen den Datenzeiten a bis j erschei-ϊ nen. Die Eins-Impulse des Signals Z3 werden durch die Schaltung in Fig. 1 automatisch so erzeugt, daß sie zeitlich in Bezug auf die Datenimpulse A, B, C, D, E und F in der oben beschriebenen Weise zu liegen kommen. In entsprechender Weise erzeugt der Schaltkreis der Fig. 4 die Null-Impulse so, daß sie zeitlich mit den Übergangsbits, beispielsweise dem Übergangsbit G, übereinstimmen.
RO 973 025
609818/0651

Claims (1)

  1. PATENTANSPRÜCHE
    1.) Kompensierter Taktgeber zur Ableitung synchroner Taktsignale aus übertragenen Datensignalen, deren Bits mit zeitlichen Schwankungen eintreffen, insbesondere für das modifizierte Frequenzmodulations-Übertragungsverfahren (MPN), gekennzeichnet durch folgende Bestandteile:
    a) einen spannungsgesteuerten frequenzvariablen Oszillator (28, Pig. I)
    b) mit dem Oszillator gekoppelte Verriegelungsschaltungen (Flipflops 32, 34) und ein NAND-Glied (44) zum Anschluß der Verriegelungsschaltungen an die Ausgangsleitung (Z1) für Datentaktimpulse
    c) eine mit dem Oszillator gekoppelte Ladungspumpe (20), deren Spannung (V ) die Frequenz des Oszillators bestimmt
    d) ein logisches Verknüpfungsnetzwerk (NAND-Glieder 48, 50, 56, 62, 66, 72, 76, 78, 82, 86, 90, 94, 98, 102, 104), dem als Eingangssignale die Ausgangsimpulse der Verriegelungsschaltungen (Q1, Q1, Q2, Qp und die unverarbeiteten Daten (Leitung Z2) zugeführt werden und auf dessen Ausgangsleitungen (24, 22) Steuersignale an die Ladungspumpe zur Einstellung der Frequenz des variablen Oszillators gegeben werden, wobei das erste Steuersignal (X7, Fig. 3) eine Frequenzerhöhung hervorruft und beim Eintreffen der Anstiegsflanke eines Datenbits gesetzt wird, um eine vorbestimmte Zeit nach Beginn des zugehörigen regulären Datenintervalls zurückgesetzt zu werden und wobei das zweite Steuersignal (X6) eine Frequenzherabsetzung hervorruft und beim Zurücksetzen des ersten Steuersignals gesetzt wird, um nach einer vorbestimmten Zeit so zurückgesetzt zu werden, daß seine Abs.tiegsflanke in der Mitte des so regulären Datenintervalls liegt.
    RO 973 025
    809818/0651
    j2. Taktgeber nach Anspruch 1, dadurch gekennzeichnet, daß
    ! der Unterschied in der Dauer der beiden Steuersignale als
    - Maß für die gesuchte Frequenzänderung den Taktgeber variabler Frequenz steuert.
    3. Taktgeber nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die vorbestimmten Zeitintervalle zum Zurücksetzen der Steuersignale erster und zweiter Art aus der Ausgangswellenform des Oszillators abgeleitet werden.
    4. Taktgeber nach Anspruch 3S dadurch gekennzeichnet, daß als vorbestimmtes Zeitintervall eine Periode des Oszillators
    verwendet wird.
    RO 973 025
    • 609818/0651
    Leerseite
DE19752535424 1974-10-15 1975-08-08 Kompensierter taktgeber Withdrawn DE2535424A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/514,982 US3950658A (en) 1974-10-15 1974-10-15 Data separator with compensation circuit

Publications (1)

Publication Number Publication Date
DE2535424A1 true DE2535424A1 (de) 1976-04-29

Family

ID=24049505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752535424 Withdrawn DE2535424A1 (de) 1974-10-15 1975-08-08 Kompensierter taktgeber

Country Status (5)

Country Link
US (1) US3950658A (de)
JP (1) JPS5151275A (de)
DE (1) DE2535424A1 (de)
FR (1) FR2288420A1 (de)
GB (1) GB1505515A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1130399A (en) * 1978-11-08 1982-08-24 Toshiyuki Ozawa Digital phase comparing apparatus
JPS5850827A (ja) * 1981-09-08 1983-03-25 Fujitsu Ltd フェーズ・ロック・ループ回路
US4633488A (en) * 1984-11-13 1986-12-30 Digital Equipment Corporation Phase-locked loop for MFM data recording
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3080487A (en) * 1959-07-06 1963-03-05 Thompson Ramo Wooldridge Inc Timing signal generator
US3238462A (en) * 1963-09-18 1966-03-01 Telemetrics Inc Synchronous clock pulse generator
US3333205A (en) * 1964-10-02 1967-07-25 Ibm Timing signal generator with frequency keyed to input
US3506923A (en) * 1967-01-12 1970-04-14 Ibm Binary data detection system
US3510786A (en) * 1967-07-17 1970-05-05 Ibm Synchronizing circuit compensating for data bit shift
US3731208A (en) * 1971-05-17 1973-05-01 Storage Technology Corp Apparatus for and method of integration detection

Also Published As

Publication number Publication date
JPS5151275A (de) 1976-05-06
FR2288420B1 (de) 1978-04-07
FR2288420A1 (fr) 1976-05-14
GB1505515A (en) 1978-03-30
US3950658A (en) 1976-04-13

Similar Documents

Publication Publication Date Title
DE2929127C2 (de)
DE69018023T2 (de) Phasenverriegelschleife mit variabler Bandbreite.
DE3650110T2 (de) Integrierte Schaltung mit Phasenregelschleife.
DE2645638C2 (de) Phasendetektor in einer phasenstarren Schleife
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE69300291T2 (de) Frequenzregelschleife.
DE1292706B (de) Frequenzdiskriminator
DE2853927B2 (de) Fernsehempfänger mit einer Horizontal-Synchronschaltung
DE19709770A1 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE3240731A1 (de) Phasenregelkreis und diesen verwendender miller-decodierer
DE2648560C2 (de) Synchronisierung von Taktsignalen mit Eingangssignalen
DE2119091A1 (de) Spannungsgesteuerter Taktgenerator
DE2355517B2 (de) Verfahren und Einrichtung zum Feststellen des Auftretens einer erwarteten digitalen Signalfolgeart
EP0541878B1 (de) Delta-Sigma-Analog/Digital-Wandler
DE2535424A1 (de) Kompensierter taktgeber
DE2946000A1 (de) Integrierende analog-digitalwandlerschaltung
DE69202304T2 (de) Phasenregelschleife mit einer die Energie aufrechterhaltenden gesteuerten Ladungspumpe für schnelle Kanalumschaltung.
DE2513948A1 (de) Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife
DE2239994C3 (de) Vorrichtung zur Regelung von Frequenz und Phase eines Oszillators
DE1931138A1 (de) Synchronisierschaltung
DE2616398B1 (de) Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals
DE2646367A1 (de) Detektor von uebergaengen eines signals
DE2945697A1 (de) Regelungsschaltung zur konstanthaltung der geschwindigkeit eines gleichstrommotors
DE2840853A1 (de) Datenimpulsempfangsanordnung
DE3219221C2 (de)

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee