DE3022746A1

DE3022746A1 - Digitale phasenkomparatorschaltung

Info

Publication number: DE3022746A1
Application number: DE19803022746
Authority: DE
Inventors: Takeshi Shima; Ken-Ichi Torii
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-06-19
Filing date: 1980-06-18
Publication date: 1981-01-08
Also published as: JPS561619A; JPH0245376B2; GB2055268B; GB2055268A; CA1137568A; US4354124A

Description

-3- 30227A6

Digitale Phasenkomparatorchaltung

Die Erfindung betrifft eine digitale Phasenkomparatorschaltung.

Derzeit sind phasenstarre bzw. Phasenregelkreis-Normalfrequenzgeneratoren (mit Frequenzsynthese) auf vielen Gebieten im Gebrauch. Ein solcher Normalfrequenzgenerator umfaßt grundsätzlich einen spannungsgesteuerten Oszillator, einen programmierbaren Zähler zum Dividieren der Ausgangsfrequenz des Oszillators durch den Faktor N, einen digitalen Frequenz/Phasen-Komparator zum Vergleichen des Ausgangssignals des programmierbaren Zählers mit einem Bezugssignal bezüglich Frequenz und Phase sowie ein Ladungspumpen/Tiefpaßfilter, das nach Maßgabe des Frequenz/Phasen-Komparators eine analoge Steuerspannung an den Oszillator anlegt, um dessen Schwingfrequenz zu steuern.

Der digitale Frequenz/Phasen-Komparator umfaßt eine erste Eingangsklemme zur Abnahme eines Ausgangssignals oder eines Signals variabler Frequenz vom programmierbaren Zähler, eine zweite Eingangsklemme zur Abnahme eines Bezugsfrequenzsignals, zwei Ausgangsklemmen und eine Anzahl von logischen Torschaltungen (logic gates), die einerseits zwischen erste und zweite Eingangsklemme und andererseits zwischen erste und zweite Ausgangsklemme geschaltet sind. Die logischen Torschaltungen sind so zusammengeschaltet, daß dann, wenn die Phase des Signals variabler Frequenz der Phase des Bezugsfrequenzsignals voraus-

030062/0763

eilt, ein Ausgangssignalimpuls (Voreilphasensignal) zur Angabe des Phasenunterschieds zwischen diesen beiden Eingangssignalen an der ersten Ausgangsklemme erzeugt wird; wenn dagegen das Signal variabler Frequenz in seiner Phase dem Bezugsfrequenzsignal nacheilt, wird ein Ausgangssignalimpuls (Nachlaufphasensignal) an der zweiten Ausgangsklemme erzeugt. Wenn die beiden Eingangssignale dagegen phasengleich bzw. in Phase sind, werden die beiden Ausgangsklemmen auf einem vorbestimmten Spannungspegel gehalten.

Die Ladungspumpe (charge pump) wird durch den Frequenz/Phasen-Komparator angesteuert. Wenn zwischen den beiden an diesem Komparator anliegenden Eingangssignalen ein Phasenunterschied besteht, nimmt der Komparator einen niedrigen oder einen hohen Ausgangspegelzustand ein, um die Ausgangsspannung des Tiefpaßfilters zu erhöhen oder zu verringern. Wenn die beiden Eingangssignale phasengleich sind, geht er in einen Ausgangszustand mit hoher Impedanz über, um die Ausgangsspannung des Tiefpaßfilters zu halten.

Da der Normalfrequenzgenerator ein Hochfrequenzsignal verarbeitet, ist es dann, wenn dieser Normalfrequenzgenerator in integrierter Schaltkreisform bzw. IC-Form vorliegt, üblich, einen digitalen integrierten Schaltkreis mit hoher Arbeitsgeschwindigkeit zu verwenden. Der digitale integrierte Schaltkreis benötigt jedoch eine größere Chip-Fläche, und er verbraucht mehr elektrischen Strom. Es kann daher vorausgesetzt werden, daß auch beim Normalfrequenzgenerator die Phasenkomparatorschaltung, die nicht mit hoher Geschwindigkeit zu arbeiten braucht, aus MOS-

Transistoren oder I L-Torschaltungen mit niedriger Arbeitsgeschwindigkeit aufgebaut sein kann.

Wenn der digitale Phasenkomparator aus MOS-Transistor- oder

. 2
integrierten Injektionslogik- bzw. I L-Torschaltungen aufgebaut ist, ergibt sich das Problem, daß fehlerhafte Ausgangssignale

030062/0763

aufgrund der Ausbreitungsverzögerung jeder Logiktorschaltung erzeugt werden. Insbesondere werden bei einem derartigen Phasenkomparator die Signale mit voreilender und nacheilender Phase in einer Übergangszustandsperiode gleichzeitig an erstem und zweitem Ausgang erzeugt. Wenn diese Signale mit vor- und nacheilender Phase gleichzeitig an die Ladungspumpe angelegt werden, fluktuiert die Ausgangsspannung des Tiefpaßfilters unter Verschlechterung des spektralen Ausgangs des spannungsgesteuerten Oszillators, wodurch wiederum Störsignale ("Rauschen") verstärkt werden.

Aufgabe der Erfindung ist damit insbesondere die Schaffung einer digitalen Phasenkomparatorschaltung unter Verwendung von logischen Torschaltungen mit solchem Aufbau, daß fehlerhafte Einschwingsignalimpulse unterdrückt werden, die aufgrund der Ausbreitungsverzögerungszeit der einzelnen Logiktorschaltungen an beiden Ausgangsklemmen gleichzeitig auftreten.

Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.

Insbesondere wird diese Aufgabe dadurch gelöst, daß an erste und zweite Ausgangsklemme eines digitalen Phasenkomparators eine Falsch- oder Fehlerimpuls-Unterdrückungsschaltung zur Beseitigung von fehlerhaften Ausgangssignalimpulsen angeschlossen wird, die während einer Übergangs- oder Einschwingperiode des internen Zustands des Phasenkomparators aufgrund der Ausbreitungsver zögerungs zeiten der in letzterem vorgesehenen Logiktorschaltungen an beiden Ausgangsklemmen gleichzeitig auftreten. Die Fehlerimpuls-Unterdrückungsschaltung umfaßt, genauer gesagt, ein erstes Torsteuerelement (gate means) zur Lieferung eines logischen Produkts aus einem ersten Ausgangssignal an der ersten Ausgangsklemme und einem invertierten bzw. Inversionssignal eines zweiten Ausgangssignals an der zweiten Ausgangsklemme sowie ein zweites Torsteuerelement zur

030062/0763

Erzeugung eines logischen Produkts aus dem zweiten Ausgangssignal und einem Inversionssignal des ersten Ausgangssignals» Die beiden Torsteuerelemente liefern Ausgangssignale der Phasenkomparatorschaltung, die frei sind von fehlerhaften Impulsen.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein logisches Schaltbild einer digitalen Phasenkomparatorschaltung gemäß einer Ausführungsform der Erfindung,

Fig. 2 ein Zeit(steuer)diagramm für den Phasenkomparator gemäß Fig. 1,

Fig. 3 und 4 graphische Darstellungen des Übergangs- bzw. Einschwingansprechverhaltens des Phasenkomparators gemäß Fig. 1,

Fig. 5 und 6 Zeit(steuer)diagramme zur Erläuterung der Arbeitsweise der Phasenkomparatorschaltung gemäß Fig. 1,

Fig. 7 eine der Schaltung gemäß Fig. 1 entsprechende Phasen-

2 komparatorschaltung unter Verwendung von I L-Torschaltungen.

Fig. 8 ein Schaltbild einer digitalen Phasenkomparatorschaltung gemäß einer anderen Ausführungsform der Erfindung und

Fig. 9 ein Schaltbild eines digitalen Phasenkomparators gemäß einer weiteren Ausführungsform der Erfindung.

Die in Fig. 1 dargestellte Phasenkomparatorschaltung besteht aus einem üblichen digitalen Phasenkomparator 10 und einer Falsch- bzw. Fehlerimpuls-ünterdrückungsschaltung 30. Der Pha-

030062/0763

senkomparator 10 umfaßt eine Eingangsklemme 11, an welcher ein Eingangssignal L anliegt, eine Eingangsklemme 12, an welche ein Eingangssignal D anlegbar ist, Ausgangsklemmen 13 und 14 sowie Zustandshaltekreise (state holding circuits) 15 - 18. Die Zustandshaltekreise 15-18 bestehen jeweils aus einem ODER-Glied 15a, 16a, 17a bzw. 18a, einem NAND-Glied 15b, 16b, 17b bzw. 18b und einem Umsetzer 15c, 16c, 17c bzw. 18c. Insbesondere ist dabei die Eingangsklemme 11 mit einer Eingangsklemme des ODER-Glieds 15a sowie einer Eingangsklemme des NAND-Glieds 16b verbunden. Die Ausgangsklemme des ODER-Glieds 15a ist an eine Eingangsklemme des NAND-Glieds 15b angeschlossen, dessen andere Eingangsklemme mit der Ausgangsklemme des NAND-Glieds 16b verbunden ist. Die Ausgangsklemme des NAND-Glieds 15b ist mit der Eingangsklemme des Umsetzers 15c verbunden, dessen Ausgang an der Ausgangsklemme 13 des Phasenkomparators 10 und an der anderen Eingangsklemme des ODER-Glieds 15a liegt. Die andere Eingangsklemme 12 des Phasenkomparators 10 ist mit der einen Eingangsklemme des ODER-Glieds 18a und mit der einen Eingangsklemme des NAND-Glieds 17b verbunden. Die Ausgangsklemme des ODER-Glieds 18a liegt an der einen Eingangsklemme des NAND-Glieds 18b, dessen andere Eingangsklemme mit der Ausgangsklemme des NAND-Glieds 17b verbunden ist. Die Ausgangsklemme des NAND-Glieds 18b ist an die Eingangsklemme des Umsetzers 18c angeschlossen, dessen Ausgangsklemme mit der Ausgangsklemme 14 des Phasenkomparators 10 und der anderen Eingangsklemme des ODER-Glieds 18a verbunden ist. Die Ausgangsklemmen 13 und 14 des Phasenkomparators 10 sind mit den jeweiligen Eingangsklemmen eines NAND-Glieds 19 verbunden, dessen Ausgangsklemme an die Eingangsklemme einer Umsetzer-Torschaltung 20 angeschlossen ist, deren Ausgangsklemme wiederum an jeweils einer Eingangsklemme der ODER-Glieder 16a und 17a liegt. Die Ausgangsklemmender ODER-Glieder 16a und 17a sind mit den jeweiligen anderen Eingangsklemmen der NAND-Glieder 16b bzw. 17b verbunden, deren Ausgangsklemmen an die Eingangsklemmen der Umsetzer 16c bzw. 17c angeschlossen sind, deren Ausgangsklemmen

030062/0763

wiederum an den Eingangsklemmen der ODER-Glieder 16a bzw. 17a liegen.

Die Fehlerimpuls-Unterdrückungsschaltung 30 umfaßt ein UND-Glied 31, dessen eine Eingangsklemme mit der Ausgangsklemme des Phasenkomparators 10 und dessen andere Eingangsklemme mit der Ausgangsklemme des NAND-Glieds 18b verbunden ist, sowie ein UND-Glied 32, dessen eine Eingangsklemme mit der Ausgangsklemme 14 des Phasenkomparators 10 und dessen andere Eingangsklemme mit der Ausgangsklemme des NAND-Glieds 15b verbunden ist.

Im folgenden ist die Arbeitsweise des Phasenkomparators 10 anhand der Fig. 2 bis 4 näher erläutert. Im Zeit(Steuer)diagramm für den Phasenkomparator 10 gemäß Fig. 2 bedeutet S1 einen der internen Zustände (internal states) des Phasenkomparators 10, der sich ausdrucken läßt als

S₁ = P χ 2³ + N χ 2² + P¹ χ 2¹ +N¹ χ 2°

worin P und N (jeweils "1" oder "0") die Ausgangssignale an den Ausgangsklemmen 13 bzw. 14 und P¹ und N¹ (jeweils "1" oder ¹¹O") die Aus gangs signale der Umsetzer 16c bzw. 17c bedeuten. Die interne Zustands-Zahl des Phasenkomparators wird bei einer Änderung des Spannungspegels eines der Eingangssignale L und D auf eine andere Zustands-Zahl verschoben. Die nach dieser Verschiebung resultierende Zustands-Zahl hängt von der anfänglichen Zustands-Zahl vor der Änderung der Signale L und D ab. Aus dem Diagramm von Fig. 2 geht hervor, daß der Phasenkomparator 10 gemäß Fig. 1 einen Phasenunterschied zwischen den positiven Flanken der Eingangssignalimpulse L und D feststellt.

Falsch- bzw. Fehlerimpulse können während der Übergangs- bzw. Einschwingperiode auftreten, während welcher die interne Zu-

030062/0763

~⁹~ 30227Λ6

stands-Zahl des Phasenkomparators bei einer Änderung des Spannungspegels der Eingangssignale L und/oder D auf eine andere Zahl verschoben wird. Wenn beispielsweise gemäß Fig. 3 beide Eingangssignale L und D gleichzeitig von einem logischen Pegel "0" auf einen logischen Pegel "1" in einen durch die Zustands-Zahl "0" angegebenen internen Zustand übergehen, treten während der Übergangsperiode Fehlerimpulse 35a und 35b an den Ausgangsklemmen 13 und 14 des Phasenkomparators auf, bis sich die Zustands-Zahl auf 3 geändert hat; diese Fehlerimpulse sind auf die Ausbreitungsverzögerungszeiten der Logiktorschaltungen zurückzuführen. Im vorliegenden Fall sei angenommen, daß die ODER-Glieder, NAND-Glieder und Umsetzertorschaltungen, die beim Phasenkomparator 10 verwendet werden, jeweils dieselbe Ausbrei tungsverzögerungs zeit besitzen.

Bei der gleichzeitigen Änderung der Eingangssignale L und D auf den hohen Pegel (vgl. Fig. 3a und 3b) erfolgt die Änderung bzw. der Übergang der Ausgangssignale P und N auf den hohen Pegel nach einer Verzögerungszeit entsprechend dem Dreifachen der Ausbreitungsverzögerungszeit einer einzigen Logiktorschaltung infolge der Kaskadenschaltung der drei Logiktorschaltungen 15a, 15b und 15c bzw. 18a, 18b und 18c. Auf der Zeitachse t gemäß Fig. 3e entspricht ein Teilstrich der Ausbrei tungsverzögerungs zeit einer Logiktorschaltung. Bei der Änderung der Ausgangssignale P und N auf den hohen Pegel werden die Ausgangssignale der Zustandshaltekreise 16 und 17 durch eine Rückkopplungsschleife aus dem NAND-Glied 19 und der Umsetzertorschaltung 20 auf den hohen Pegel geändert. Bei der Änderung bzw. beim Übergang der Ausgangssignale der NAND-Glieder 16b und 17b gehen die Ausgangssignale P und N auf den niedrigen Pegel über. Die Zeitspanne, die für die Rückführung der Ausgangssignale P und N auf den niedrigen Pegel nach der Änderung auf den hohen Pegel erforderlich ist, ist gleich der Summe der Ausbreitungsverzögerungszeiten von sechs in Kaskade geschalteten Logiktorschaltungen (z.B. NAND-Glied 19, Um-

030062/0763

setzer 20, ODER-Glied 16a, NAND-Glied 16b, NAND-Glied 15b und Umsetzer 15c). Dies bedeutet, daß der Phasenkomparator während der gegebenen Einschwing- bzw. Übergangsperiode Tc gleichzeitig an den jeweiligen Ausgangsklemmen 13 bzw. 14 auftretende Fehlerimpulse 35a und 35b hohen Pegels erzeugt, bis die Änderungen der internen Zustands-Zahl von 0 auf 3 abgeschlossen ist.

Fig. 4 veranschaulicht das Exnschwingverhalten des Phasenkomparators für den Fall, daß ein Phasenunterschied zwischen den Eingangssignalen L und D besteht. In diesem Fall erzeugt der Phasenkomparator während der gegebenen Einschwingperiode Fehlerimpulse 36a und 36b bis zur Beendigung der Änderung seiner internen Zustands-Zahl von 4 auf 3.

Die Fehlerimpuls-Ünterdrückungsschaltung 30 verhindert, daß die Falsch- bzw. Fehlerimpulse, die gleichzeitig an den Ausgangsklemmen 13 und 14 des Phasenkomparator ΊΟ auftreten, einer Ladungspumpe zugeführt werden. Die Arbeitsweise dieser Unterdrückungsschaltung 30 ist im folgenden anhand von Fig. 5 erläutert. Wie erwähnt, gehen beim gleichzeitigen übergang der Eingangssignale L und D auf den hohen Pegel (vgl. Fig.5a und 5b) beide Ausgangssignale P und N des Phasenkomparator fälschlich bzw. fehlerhaft auf den hohen Pegel über (vgl. Fig. 5c und 5d). Das UND-Glied 31 der Schaltung 30 ist so geschaltet, daß es das Ausgangssignal P und ein Inversionssignal N (Fig.5f) des Ausgangssignals N, d.h. das Eingangssignal zum Umsetzer 18c bei der dargestellten Ausführungsform, abnimmt, während das UND-Glied 32 so geschaltet ist, daß es das Ausgangssignal N und ein Inversionssignal P^- (vgl. Fig. 5e) des Ausgangssignals P, d.h. das Eingangssignal zum Umsetzer 15c bei der dargestellten Ausführungsform, abnimmt. Die Ausgangssignale P" und N" der UND-Glieder 31 bzw. 32 werden daher daran gehindert, während der Einschwingperiode k gleichzeitig auf den hohen Pegel überzugehen (vgl. Fig. 5g und 5h).

030062/0763

Wenn gemäß Fig. 4 ein Phasenunterschied zwischen den Eingangssignalen L und D besteht, werden die Ausgangssignale P" und N" der UND-Glieder 31 bzw. 32 daran gehindert, während der Einschwingperiode k der Änderung bzw. des Übergangs der internen Zustands-Zahl von 4 auf 3 gleichzeitig auf den hohen Pegel überzugehen (vgl. Fig. 6).

Ersichtlicherweise ist somit die Phasenkomparatorschaltung gemäß Fig. 1, welche den Phasenunterschied zwischen den positiven Flanken der beiden Eingangswellenformen feststellt, so angeordnet, daß sie Fehlerausgangsimpulse hohen Pegels nicht gleichzeitig zur Ladungspumpe liefert. Da außerdem die Fehlerimpuls-Unterdrückungsschaltung 30 die Änderung des internen Zustands des Phasenkomparators 10 überhaupt nicht beeinflußt, bleibt die Funktion des Phasenkomparators unverändert. Infolgedessen ist es möglich, Elemente mit langen Ausbreitungsverzögerungszeiten, wie MOS-Vorrichtungen und I L-Torschaltungen, zu verwenden, ohne das Spektrum des spannungsgesteuerten Oszillators zu beeinträchtigen. Außerdem ist es auf diese Weise möglich, eine Phasenkomparatorschaltung zu konstruieren, die einen kleineren Strombedarf besitzt und eine kleinere Fläche auf dem Chip einnimmt.

Fig. 7 veranschaulicht eine auf der Grundlage der Schaltung nach Fig. 1 aufgebaute Phasenkomparatorschaltung unter Ver-

2
wendung von I L-Torschaltungen mit vergleichsweise langer Ausbreitungsverzögerungszeit. Die einzelnen UND-Glieder der Fehlerimpuls-Unterdrückungsschaltung bestehen dabei jeweils aus einem verdrahteten UND-Element.

Fig. 8 veranschaulicht eine andere Ausführungsform der Phasenkomparatorschaltung. Dabei wird als Phasenkomparator 10 ein solcher vom Typ Motorola MC4O44 in solcher Anordnung verwendet, daß er einen Phasenunterschied zwischen den negativen Flanken

030062/0763

der Eingangswellenformen L und D festzustellen vermag. In diesem Fall dient die Fehlerimpuls-Unterdrückungsschaltung 30 zur Verhinderung, daß die Ausgangssignale P und N des Phasenkomparators 10 gleichzeitig auf den niedrigen Pegel übergehen. Diese Schaltung 30 umfaßt eine Umsetzertorschaltung 41 zur Abnahme des Ausgangssignals P, ein NAND-Glied 42 zur Aufnahme des Ausgangssignals P~ der Umsetzertorschaltung 41 und des Ausgangssignals N, eine Umsetzertorschaltung 43 zur Abnahme des Ausgangssignals N und ein NAND-Glied 44 zur Abnahme des Ausgangssignals N der Umsetzertorschaltung 43 und des Ausgangssignals P.

Fig. 9 veranschaulicht noch eine andere Ausfuhrungsform der Phasenkomparatorschaltung. Dabei umfaßt der Phasenkomparator D-Typ-Flip-Flops 51 und 52 sowie ein UND-Glied 53 zur Abnahme der Ausgangssignale P und N von den Q-Ausgangsklemmen der betreffenden Flip-Flops 51 und 52, wobei die Ausgangsklemme des UND-Glieds 53 mit den Rückstellklemmen jedes Flip-Flops 51 und 52 verbunden ist. Die Fehlerimpuls-Unterdrückungsschaltung 30 umfaßt ein NAND-Glied 54, welches das Ausgangssignal P vom Q-Ausgang des Flip-Flops 51 sowie ein Ausgangesignal N vom Q-Ausgang des Flip-Flops 52 abnimmt und das Ausgangssignal P" erzeugt, sowie ein NAND-Glied 55, welches das Ausgangssignal P vom Q-Ausgang des Flip-Flops 52 sowie das Ausgangssignal N vom Q-Ausgang des Flip-Flops 52 abnimmt und das Ausgangssignal N" erzeugt.

030062/0763

e e r s e 11 e

Claims

PATENTANSPRÜCHE

Digitale Phasenkomparatorschaltung, gekennzeichnet durch einen digitalen Phasenkomparator (10) mit zwei Eingangsklemmen (11, 12), zwei Ausgangsklemmen (13, 14) und einer Anzahl von Logiktorschaltungen (15a, 15b, ... 19, 20) mit einer (bestimmten) Ausbreitungsverzögerungszeit, die zwischen erste und zweite Eingangsklemme (11 bzw. 12) einerseits und erste und zweite Ausgangsklemme (13 bzw. 14) andererseits eingeschaltet sind, wobei der Phasenkomparator so angeordnet ist, daß er bei einem Phasenunterschied zwischen den Wellenformen von an erster und zweiter Eingangsklemme (13, 14) anliegenden EingangsSignalen (L/ D) einen Ausgangssignalimpuls erzeugt, welcher dem Phasenunterschied an einer bzw. jeder der ersten und zweiten Ausgangsklemmen entspricht, und durch eine Falsch- bzw. Fehlerimpuls-Unterdrückungsschaltung (30), die zwischen erste und zweite Ausgangsklemme (13 bzw. 14) des Phasenkomparator eingeschaltet ist, um fehlerhafte Ausgangssignalimpulse (35a, 35b; 36a, 36b) zu beseitigen, welche während einer Übergangs- oder Einschwingperiode des internen Zustande des Phasenkomparator

030062/0763

aufgrund der Ausbreitungsverzögerungszeiten der im Phasenkomparator (10) enthaltenen Logiktorschaltungen gleichzeitig an erster und zweiter Ausgangsklemme (13 bzw. 14) auftreten, und die ein erstes Torelement (31; 42; 54) zur Abnahme eines Ausgangssignals an der ersten Ausgangsklemme (13) und eines Inversionssignals (N) eines Ausgangssignals (N) an der zweiten Ausgangsklemme (14) sowie ein zweites Torelement (32; 44; 55) zur Abnahme des Ausgangssignals (N) an der zweiten Ausgangsklemme (14) und eines Inversionssignals (P) des Ausgangssignals (P) an der ersten Ausgangsklemme (13) aufweist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Torelemente jeweils ein UND-Glied (31, 32; 54, 55) umfassen.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Torelemente jeweils ein NAND-Glied (42, 44) umfassen.
4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Logiktorschaltungen integrierte Injektionslogiktorschaltungen sind.

030062/0763