DE2355517B2 - Verfahren und Einrichtung zum Feststellen des Auftretens einer erwarteten digitalen Signalfolgeart - Google Patents

Verfahren und Einrichtung zum Feststellen des Auftretens einer erwarteten digitalen Signalfolgeart

Info

Publication number
DE2355517B2
DE2355517B2 DE2355517A DE2355517A DE2355517B2 DE 2355517 B2 DE2355517 B2 DE 2355517B2 DE 2355517 A DE2355517 A DE 2355517A DE 2355517 A DE2355517 A DE 2355517A DE 2355517 B2 DE2355517 B2 DE 2355517B2
Authority
DE
Germany
Prior art keywords
voltage
signal
frequency
threshold
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2355517A
Other languages
English (en)
Other versions
DE2355517C3 (de
DE2355517A1 (de
Inventor
Benjamin Carmel Longmont Col. Fiorino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2355517A1 publication Critical patent/DE2355517A1/de
Publication of DE2355517B2 publication Critical patent/DE2355517B2/de
Application granted granted Critical
Publication of DE2355517C3 publication Critical patent/DE2355517C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083Formatting with frames or packets; Protocol or part of protocol for error control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant

Description

Die Erfindung betrifft ein Verfahren sowie eine zugehörige Einrichtung zum Feststellen des eingangsseitigen Auftretens einer erwarteten digitalen Signalfolgeart. Als Anwendungsbereich der Erfindung können ganz allgemein Datenübermittlungssysteme angesehen werden, bei denen über eine Eingangsleitung hereinkommende Datenimpulse daraufhin zu untersuchen
sind, ob sie den Beginn einer erwarteten Datenfolge darstellen oder lediglich Störimpulse oder dergleichen si;.d. Insbesondere kann die Erfindung Anwendung finden bei magnetischen Bandaufzeichnungen zur Bestimmung des Beginns eines Aufzeichnungsblocks von digitalen Daten.
Bei der Datenaufzeichnung mittels Magnetbändern sind die Aufzeichnungsblöcke auf dem Magnetband normalerweise durch Blockzwischenräume voneinander getrennt, in denen keine Signale aufgezeichnet sind. Der Beginn eines Aufzeichnungsblockes ist definiert durch einen Datenvorspann aus einem wiederholten Datenmuster. Dieses Datenmuster kann eine Folge von binären Einsen oder Nufien oder alternierenden Eins- und Nullstellen über z. B. 40 Bitpositionen sein. Während dieses Vorspannes wird im allgemeinen der Beginn eines Datenaufzeichnungsblocks festgestellt In der Vergangenheit wurde dies so vorgenommen, daß die Amplituden der von den Magnetköpfen beim Lesen der auf dem Magnetband befindlichen Daten abgefühlt wurden. Das Analogsignal wurde verstärkt und in Form eines Analogsignales zu einer Steuereinheit zur Auswertung der Amplitude geleitet.
Um die Signal/Störverhältnisse zu verbessern, wurden auch bereits die Verbindungsschaltkreise digital ausgeführt. Die Amplitudensignale wurden dabei digitalisiert zur Steuereinrichtung geleitet, vgl. US-PS 36 70 304.
Nachdem nun die Eingangssignale der Steuereinrichtung zur Erkennung des Beginns eines Aufzeichnungs- m blocks digitale anstatt analoge Signale waren, konnte die Erkennung eines erwarteten Datenblocks nicht mehr länger über die Abfühlung der Amplitude eines Analogsignals vorgenommen werden. Es wurde auch bereits ein Versuch gemacht, den Beginn eines Aufzeichnungsblocks aus den erhaltenen digitalen Daten der Steuereinrichtung zu erkennen, indem man einen Integrator für die digitalen Signale benutzte und den dadurch erzeugten Durchschnittsspannungswert abfühlte. Dabei handelte es sich aber immer noch um ein auf der Amplitudenabfühlung berührendes Verfahren, wobei lediglich die Amplitudenwerte digitalisiert vorlagen. Diese Vorgehensweise bringt jedoch das Problem mit sich, daß der vom Integrator erzeugte Durchschnittswert nur im Zusammenhang mit einem Referenzpegel für die digitalen Signale aussagekräftig ist. Dieser Referenzpegel kann sich aber auf dem Übertragungswege der digitalen Daten unterschiedlich ändern, so daß dieses auf der Amplitudenabiühlung beruhende Verfahren einen erhöhten Aufwand bezuglieh der Einhaltung eines vorgegebenen Referenzwerts bedeutet.
Schließlich ist aus der DE-Auslegeschrift 11 15 301 eine vollständig digital betriebene Schaltungsanordnung zur Erkennung einer regelmäßigen Serie innerhalb einer 5r> unregelmäßigen Folge von in einem vorgegebenen Takt zugeführten binären Zeichen bekannt. Damit können insbesondere in den Nachrichtenfluß (unregelmäßige Folge) einzublendende Synchronsignale (regelmäßige Serie) auf der Empfangsseite erkannt und zur Synchronisation benutzt werden. Dort werden in der hereinkommenden Signalfolge an den Stellen der positiven und negativen Signalübergänge entsprechende Markier- bzw. Taktimpulse abgeleitet. Weiler ist ein umschaltbar vorwärts und rückwärts zählender Zähler vorgesehen, dessen Zeicheninhalt durch jeden derartigen Taktimpuls entweder um eins erhöht oder um zwei erniedrigt wird, wobei die Nullstellung nicht unterschritten werden kann. Über e.ne UmschaltvorrichJung wird der Zähler stets nur dann für den nächsten Taktimpuls auf Vorwärtszählen geschaltet, wenn ein eintreffendes Binärzeichen mit dem vorangegangenen Binärzeichen Teil der regelmäßigen Serie ist, und «die den Zähler für die übrige Zeit auf Rückwärtszählen schaltet. Schließlich wird ein Ausgangssignal bei Erreichen eines der Taktanzahl der vereinbarten regelmäßigen Serie entsprechenden Zählerstandes erzeugt.
Es ist Aufgabe der Erfindung, derartige Verfahren und Einrichtungen weiter zu verbessern, wobei insbesondere eine hohe Unabhängigkeit von Spannungspegelveränderungen sowie eine gezieltere Voraussetzung eines erwarteten Signalfrequenzbereichs erreichbar sein soll.
Zur Lösung dieser Aufgabe sieht die Erfindung eine Einrichtung der im Patentanspruch 1 gekennzeichneten Art vor.
Der Beginn eines Datenblocks wird erkannt durch eine digitale Frequenzfeststellung, die sich kontinuierlich über einen größeren Frequenzbereich erstrecken läßt. Die positiven und negativen Signalübergänge in den digitalen Signahn werden in lineare Rampenspannungen umgewandelt. Diese Rampenspannungen werden zur Synchronisierung der Perioden der tatsächlich erhaltenen Datensignale mit der erwarteten Datenfrequenz benutzt. Mit einer logischen Verknüpfungsschaltung wird dann daraus ein Signal erzeugt, dessen Impulsdauer direkt proportional zur Frequenzabweichung der tatsächlich hereinkommenden Daten von den erwarteten Daten ist. Diese Impulsdauersignale werden dann gemessen, um eine Aussage darüber zu bekommen, ob die Abweichung gering genug ist, um die digitalen Daten am Eingang als erwartete Daten anzuerkennen.
Die Messung der Frequenzabweichung der hereinkommenden digitalen Signale von der erwarteten Frequenz kann durch Integration der Impulse geschehen, deren Dauer die Abweichung kennzeichnen. Das aus der Integration erhaltene Signal ist ebenfalls ein Maß für die Abweichungsfrequenz und wird mit einer vorgebbaren Schwelle verglichen, woraus sich ergibt, ob die erhaltene Frequenz innerhalb des zugelassenen Toleranzbereiches für die erwartete Frequenz liegt. Ist das der Fall, wird ein entsprechendes den Beginn eines Aufzeichnungsabschnitts kennzeichnendes Signal von der ausgangsseitigen Vergleicherschaltung abgegeben.
Als ein zusätzliches Merkmal kann die Grundfrequenz, bezüglich der die Einrichtung die Frequenzabweichung anzeigt, selektiv geändert werden. Dazu werden die Abfallflanken der Rampenspannungen in ihrer Neigung geändert, oder es kann die Schwelle für den nachgeschalteten Vergleicher anders gewählt werden.
Zur Beeinflussung der Selektivität bzw. des zugelassenen Toleranzbereiches kann schließlich die Schwelle, gegen die das Integrationssignal gemessen wird, verändert werden. Mit anderen Worten ändert eine gegenüber der Durchschnittsspannung des Integrators geänderte Schwelle die Bandbreite, innerhalb der die Einrichtung den Beginn einer zugelassenen Datenfolge feststellt. Die die Bandbreite bestimmende Schwelle kann auch automatisch derart geändert werden, daß mit der Erkennung des Beginns einer erwarteten Datenfolge die Bandbreite auf einen breiteren Wert eingestellt wird. Danach ist die Bandbreite zu Beginn schmal und entsprechend hochselektiv, während nach dem Erkennen des Aufzeichnungsbeginns die Bandbreite verbrei-
ten wird. Das ist insoweit vorteilhaft, weil nach dem Vorspann eines festzustellenden Aufzeichnungsblocks die Bandverbreiterung den verschiedenen Code-Bildungen in unsachlichen DatenverUuif angepaßt werden kann.
Die vorgeschlagene Einrichtung zum Feststellen des Beginns einer Datenfolge kann auch vorteilhaft verwendet werden, um Datenausfälle in benachbarten Spuren festzustellen. Insgesamt ist damit eine Einrichtung angegeben, die eine zuverlässige Anzeige des Vorhandenseins einer erwarteten Datenfrequenz gibt, die kontinuierlich über einen breiten Frequenzbereich einstellbar ist und deren Selektivität in einfacher Weise beeinflußbar ist. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt
F i g. I ein schematisches Blockschaltbild eines bevorzugten Ausführungsbeispiels der Erfindung;
F i g. 2 einige Spannungsverläufe, die in den Schaltungen nach den F i g. 1 und 4 auftreten;
F i g. 3 den durchschnittlichen Spannungspegel des Abweichungssignals in Abhängigkeit von Veränderungen der Basisfrequenz f;
F i g. 4 ein Schaltbild für das in F i g. 1 als Blockschaltbild dargestellte bevorzugte Ausführungsbetspiel der Erfindung und
F i g. 5 eine vergrößerte Darstellung der Rampenspannungen Coder D von F i g. 2.
In den F i g. 1 und 2 sind das bevorzugte Ausführungsbeispiel der Erfindung als Blockschaltung und die dabei auftretenden Spannungsverläufe dargestellt. Die Eingangssignale A und B stellen Impulse dar, die beim positiven und negativen Übergang im Rahmen eines Datensignals auftreten. Das Datensignal an sich wird bei den bevorzugten Ausführungsbeispiel von Fig. 1 nicht benutzt, sondern es wird in die Impulse der Spannungsverläufe A und B umgewandelt. Dies kann beispielsweise durch Verwendung einer monostabilen Kippschaltung geschehen, die von den positiven Spannungsübergängen getriggert den Impulsverlauf A abgibt, bzw. unter Verwendung einer von den negativen Spannungsübergängen getriggerten monostabilen Kippstufe zur Erzeugung der ß-lmpulse.
Die aus den positiven Übergängen abgeleiteten Impulse werden dem Rampenspannungsgenerator 10 zugeführt, der eine Sägezahnspannung C erzeugt. Bei jedem Auftreten eines Impulses A wird der Rampenspannungsgenerator auf einen hohen Spannungswert eingestellt, welche Spannung in bestimmter Weise absinken kann, so daß eine Sägezahnspannung C entsteht. Die Spannungsabnahme geschieht, indem ein gesteuerter Strom einen Kondensator entlädt. Dieser Strom wird dem Rampenspannungsgenerator 10 aus einer wählbaren (nicht dargestellten) Stromquelle über die Stromteilerschaltung 12 zugeführt.
Der Rampenspannungsgenerator 14 arbeitet in genau derselben Weise, wie der Rampenspannungsgenerator 10 mit der einzigen Ausnahme, daß er auf seinen anfänglichen hohen Spannungswert zu Beginn jedes Sägezahnspannungsimpulses durch den negativen Spannungsübergang, d. ru durch die ß-Impulse, gesetzt wird Beide Rampenspannungsgeneratoren 10 und 14 sind aufeinander so abgestimmt, daß sie dieselbe Charakteristik bezüglich der zu erzeugenden Sägezahnspannung aufweisen. Der von der wählbaren Stromquel
ίο
le gelieferte Strom zum Absenken der von den Rampenspannungsgeneraioren 10 und 14 gelieferten Spannungen wird in der Stromteilerschaltung 12 genau gleich auf die beiden Rampenspannungsgeneratoren aufgeteilt.
Die Sägezahnspannungen Cund Oder Rampenspannungsgeneraioren 10 und 14 werden den Vergleichsschaltungen 16 und 18 zugeführt, in denen jede Sägezahnspannung mit einer Schwellenspannung VT verglichen wird. Die Rampenspannungsgeneratoren 10 und 14 arbeiten mit den Vergleichsschaltungen 16 und 18 so zusammen, daß ein Zeitbereich definiert wird von der Zeit, zu der der Rampenspannungsgenerator auf den hohen Anfangswert eingestellt ist bis zu der Zeit, zu der die Rampenspannung unter die Schwellenspannung der Vergleichsschaltung abgesunken ist. Dieses Zeitintervall wird so gewählt, daß es einer halben Periode der bezüglich der digitalen Daten zu erwartenden Basisfrequenz entspricht. Dieses durch das Zusammenwirken des Rampenspannungsgenerators und der Vergleichsschaltung bestimmte Zeitintervall kann entweder durch Einstellung der Schwellenspannung am Vergleicher oder durch Einstellung der Rampenneigung der Sägezahnspannung beeinflußt werden. Bei dem beschriebenen bevorzugten Ausführungsbeispiel wird die Neigung der Rampenspannung beeinflußt. Dies geschieht, indem der den Rampenspannungsgeneratoren zugeführte Strom durch die Wahl einer entsprechenden Stromquelle beeinflußt wird.
An den Ausgängen der Vergleicherschaltungen 16 und 18 treten die als Ebzw. Fin Fig.2 bezeichneten digitalen Signale auf. Es ist festzustellen, daß während eines Datensignals das Zeitintervall zwischen den positiven und negativen Spannungsübergängen im Verlauf der Spannungen Eund Fstets konstant ist. Wie bereits erwähnt wurde, rührt dies aus der Neigung der Sägezahnspannungen der Rampenspannungsgeneratoren 10 und 14 und der Schwellenspannung der Vergleicherschaltungen 16 und 18 her. Auf der andern Seite ändert sich die Zeitdauer, in der die Signale £und Fden unteren Pegelwert einnehmen, d. h. die Zeitdauer zwischen einem negativen Übergang und dem nächsten positiven Übergang, in Abhängigkeit von der Frequenz des digitalen Datensignals am Eingang.
Die digitalen Impulsfolgen entsprechend E und F werden einem EXKLUSIV-ODER-Glied 20 zugeführt, das die Signale Eund Flogisch zu einem Impulsverlauf entsprechend C verknüpft. Die Funktion des EXKLU-SlV-ODER-Gliedes besteht darin, daß jedesmal, wenn E und F miteinander in Phase bzw. identisch sind, am Ausgang des EXKLUSIV-ODER-Gliedes der obere Pegelwert erscheint. Umgekehrt nimmt der Spannungsverlauf G jedesmal dann den unteren Pegelwert an, wenn die Impulsverläufe E und F phasenverschieden oder gegenphasig sind. Als Ergebnis zeigt somit der obere Pegel im Verlauf eines Datensignals an, daß eine Frequenzabweichung zwischen dem digitalen Eingangssignal und der erwarteten Datenfrequenz vorliegt, während der niedrige Pegel anzeigt, daß ein digitales Datensignal mit der erwarteten Frequenz am Eingang vorliegt. Zusätzlich stellt beim Anliegen eines digitalen Signals am Eingang die Dauer des oberen Pegelzustandes ein Maß für die Größe der Frequenzabweichung des betreffenden Signals von der erwarteten Datenfrequenz dar. Die Messung der Dauer des oberen Pegelzustandes und damit der Frequenzabweichung wird durch den Integrator 22 und die Vergleicherschaltung 24 bewerkstelligt.
23 55 5\7
Der Integrator 22 integriert über den Spannungsverlauf C und erzeugt den in F i g. 2 mil H bezeichneten Spannnngsverlauf. Der Integrationsgrad bzw. das Ansprechverhalten des Integrators wird durch eine Integrationsgrad-Auswahlschaltung 26 gesteuert. Wie r> aus dem Spannungsverlauf H hervorgeht, arbeitet der Integrator 22 so, daß er über etwa 3 Datenzyklcn den Durchschnittswert der Spannung C erreicht und um diesen Durchschnittswert herum pendelt. Die zur Erreichung dieses Durchschnittswertes erforderliche Anzahl von Datenzyklen hängt dabei von dem jeweiligen Integrationsgrad ab.
Dieser Integrationsgrad kann durch die Integrationsgrad-Auswahlschaltung 26 vorgegeben werden. Beispielsweise kann es wünschenswert sein, eine Integration über !0 Datenbitsteüen bzw. Datenfrequenzzyklen durchzuführen, bevor der Integrator den durchschnittlichen Gleichspannungspegel der Spannung G erreicht. Bei einem Einsatz dieser Einrichtung in anderen Datenübermittlungs- bzw. -aufzeichnungssystemen mag es andererseits wünschenswert sein, mit einer anderen Datenfrequenz zu arbeiten. Um dieselbe relative Integrationszeit für 10 Datenfrequenzzyklen aufrechtzuerhalten, müßte in diesem Fall der Integrationsgrad entsprechend geändert werden, wozu die Integrations- 2s grad-Auswahlschaltung 26 vorgesehen ist.
In der Vergleicherschaltung 24 wird die Spannung entsprechend H mit einem Schwellenwertpegel verglichen, der in Fig. 2 mit J bezeichnet ist. Dabei ist festzustellen, daß die Spannung H in invertierter Form w auftritt, d. h. negativer wird, wenn die Frequenzabweichung zunimmt. Der maximale Spannungshub der Spannung H wäre bestimmt durch die Verstärkung des oberen Pegelzustandes der Spannung G einerseits und die Verstärkung des unteren Pegelzustandes von G M andererseits. Der obere bzw. untere Pegel entspricht demnach einer sehr großen Frequenzabweichung, z. B. im Falle eines Gleichstromsignals bzw. dem Fall einer zutreffenden Frequenz.
Wie in F i g. 2 gezeigt ist, wird die Schwellenspannung 4(1 / anfänglich auf einen Wert von etwa 80% des unteren Pegelzustandes gesetzt. Da der untere Pegelzustand dem Fall einer zutreffenden Frequenz entspricht, bedeutet eine Schwelleneinstellung von 80% eine Abweichung bis zu 0,2 /"bzw. eine Frequenzband-Emp- 4ϊ findlichkeit von 0,8 /bis 1.2 f. Wenn demnach ein Signal H die Schwelle überschreitet (in diesem Fall unter den Wert der Schwellenspannung abfällt), tritt am Ausgang der Vergleicherschaltung 24 ein Anzeigesignal auf, daß die empfangene digitale Datenfolge innerhalb des v> Frequenzbandes liegt, auf das der Frequenzdedektor eingestellt ist.
In Fig. 3 ist der Zusammenhang zwischen der Frequenz und der Spannung V dargestellt, wenn diese den Durchschnittswert aufgrund der an den Integrator <i angelegten Spannung G erreicht hat. Es sind in F i g. 3 zwei Schwellenwerte, nämlich 80% und 40% eingetragen. Interessant an der Darstellung von Fig. 3 ist, daß die Frequenzabweichung in einem linearen Verhältnis zum Durchschnittswert der Spannung G steht, d. h. zur M) Spannung H. weiche die integrierte Form der Spannung G darstellt. Die Spannung H erreicht demnach ihr Maximum, wenn die Frequenz der digitalen Signale die Basisfrequenz der erwarteten digitalen Datensignale darstellt. In dem Maße, wie sich die digitalen Signale am *>■> Eingang frequenzmäßig von der erwarteten Datenfrequenz entfernen, nimmt der Durchschnittswert der Spannung Gund damit die Spannung Wab.
Die in Fig. 3 dargestellten und in F i g. 2 mit J bezeichneten Schwellenspannungen werden von dem Schwellwertschalter 28 in Fig. 1 geliefert. Zu Anfang liefert der Schwellwertschalter 28 einen 80%-Schwellwert an die Vergleicherschaltung 24. Unmittelbar nachdem die Vergleicherschaltung 24 anzeigt, daß diese 80%-Schwelle überschritten worden ist, schaltet der Schwellwertschalter 28 auf die niedrigere Schwellenspannung von z. B. 40% um. Die Schwellen 80% und 40% bedeuten letztlich eine Aussage über das Frequenzband, in dem der Dedektor selektiv ist. Eine 80%-Schwelle entspricht etwa einem Frequenzband von 0,8 / bis 1,2 f, während eine 40%-Schwelle etwa einem Frequenzband von 0,4 /bis 1,6 /"entspricht.
Zur Beschreibung der Arbeitsweise des erfindungsgemäßen Ausführungsbeispiels soll angenommen werden, daß das in Fig.2 in der ersten Zeile dargestellte Datensignal empfangen wird. Die erwartete Datenfrequenz bzw. das erwartete Datensignal ist in der rechten Hälfte dargestellt. Ein Bündel fehlerhafter bzw. unerwünschter Signale geht dem gewünschten Eingangssignal voraus und ist in der linken Hälfte beginnend mit dem Zeitpunkt /1 gezeigt. Definiert man für die erwartete Datensignalfrequenz den Wert f, so mögen die zum Zeitpunkt 11 hereinkommenden unerwünschten Signale eine Frequenz von etwa 2h / aufweisen.
Die Datensignale werden in einzelne kurze Impulse für die positiven und negativen Spannungsübergänge entsprechend den Impulsdarstellungen A und B umgeformt. Der Rampenspannungsgenerator 10 und die Vergleicherschaltung 16 erzeugen zusammen die Impulse E während der Rampenspannungsgenerator 14 und die Vergleicherschaltung 18 die F-Impulse erzeugen. Wie bereits oben erwähnt wurde, ist die Zeitdauer für den unteren Pegelzustand bei den Impulsen fund F abhängig von der Frequenzabweichung des Eingangssignals gegenüber der erwarteten Signalfrequenz.
Das EXKLUSIV-ODER-Glied 20 verknüpft die Impulse E und F, so daß ein Spannungsverlauf G entsteht. Der Spannungsverlauf G zeigt die Teilbereiche von E und F an, die miteinander in Phase sind und ebenfalls die Bereiche von fund F, die gegeneinander phasenverschieden sind. Die durch Impulse 30 mit dem oberen Pegelwert angedeuteten phasenverschiedenen Zeitbereiche geben einen Hinweis auf die Frequenzabweichung; die Zeitdauer, während der die Impulse 30 den oberen Spannungspegel verglichen mit den Signalen 32 im unteren Spannungspegel aufweisen, ist dabei die entsprechende Meßgröße.
Der Spannungsverlauf G wird anschließend vom Integrator 22 integriert. Weil die Dauer des oberen Pegelzustandes 30 auch so lang ist wie die Dauer des unteren Pegelzustandes 32, erzeugt der Integrator 22 einen Spannungsverlauf H, der schließlich um einen Wert von etwa 67% des maximalen unteren Spannungspegels liegt, d. h. der Durchschnittspegel von G, während die unerwünschten digitalen Signale der Frequenz 2Ii /anliegen.
Bei einem auf 80% gesetzten Schwellenwert / wird die Spannung H während des Auftretens der unerwünschten digitalen Signale der Frequenz 2h /demnach diese Schwelle nicht überschreiten. Nachdem die unerwünschten Signale vorbei sind, wird die Spannung G zu ihrem oberen Pegelwert zurückkehren und auch die Spannung H nimmt geradewegs den oberen Pegelzustand ein, da der Integrator 22 über den Spannungsverlauf G integriert.
23 555\7
ίο
Zum Zeitpunkt ι 2 tritt das echte Datenfrequenzsignal am Eingang des den Beginn einer Aufzeichnung feststellenden Detektors auf. Der Rampenspannungsgenerator 10 und die Vergleicherschaltung 16 erzeugen die Spannung E, während der Rampenspannungsgenerator 14 und die Vergleicherschaltung 18 die Spannung Fbilden. Da die Frequenz der Datensignale nun gleich der erwarteten Frequenz ist, weisen die Spannungen E und F gleich große Zeitanteile für den positiven und negativen Pegelwert auf und sind stets gegenphasig. Es kann noch einmal festgestellt werden, daß die Zeit zwischen dem Auftreten der maximalen Rampenspannung und dem Punkt, an dem die Schwellenbedingungen der Vergleicherschaltungen 16 und 18 erfüllt sind, genau eine halbe Periode der Basisfrequenz der nun am Eingang liegenden Datensignale ist. Demzufolge haben die nach f2 auftretenden E- und F-Impulse gleiche Zeitbereiche im niedrigen und hohen Pegelzustand. Wenn E und F nach der Zeit 12 stets gegenphasig auftreten, fällt die Spannung G auf den unteren Pegelwert und verbleibt dort.
Die Integrationsspannung des Integrators 22 geht demzufolge auf den unteren Spannungspegel, d. h. integriert zum 100%-Wert. Sobald die Spannung H die 80%-Schwelle durchläuft, erzeugt die Vergleicherscbaltung 24 ein Ausgangssignal mit dem Hinweis, daß eine Frequenz im 20%-Bereich der erwarteten Datenfrequenz am Eingang erhalten wurde. Das Ausgangssignal K wird auf den Schwellwertschalter 28 zurückgeführt, der unmittelbar darauf die Schwelle auf 40% herabsetzt und sicherstellt, daß die Anzeige für den Beginn eines Aufzeichnungsabschnittes am Ausgang der Vergleicherschaltung 24 bestehen bleibt. Wenn die Schwelle nicht sofort abgesenkt würde, könnte möglicherweise eine gewellte Spannung in der Nähe des Schwellenwerts bewirken, daß das Ausgangssignal der Vergleicherschaltung zwischen dem oberen und unteren Pegelwert hin- und her schwankt.
In Fig.4 ist eine konkrete Schaltung für das Ausführungsbeispiel von Fig. 1 dargestellt. Soweit die dort dargestellten Schaltungsteile den Schaltungsblökken in F i g. 1 entsprechen, sind diese in unterbrochenen Linien eingerahmt und mit derselben Bezeichnung wie in F i g. 1 versehen.
Der Rampenspannungsgenerator 10 erhält am Eingang die Impulse A. Die Widerstände 34 und 36 sind Vorspannungswiderstände. Die Transistoren 38 und 40 sind zueinander parallel geschaltet und werden beide während der Dauer eines /4-Impulses eingeschaltet. Ein /4-lmpuls bewirkt, daß ein großer Strom durch die Transistoren 38 und 40 fließt und den Kondensator 42 auf den oberen Spannungspegel auflädt. Ein vorbestimmter Strom aus der wählbaren Stromquelle entlädt dann den Kondensator 42 durch die Stromteilerschaltung 12 sowie den Widerstand 44.
Die Transistoren 46 und 48 sind derart vorgespannt, daß sie den von der Stromquelle gelieferten Strom gleichmäßig auf die Rampenspannungsgeneratoren 10 und 14 aufteilen. Der Ausgang des Rampenspannungsgenerators 10 wird am Widerstand 44 abgenommen.
Die Aufgabe des Widerstandes 44 besteht in der Kompensation der endlichen Rücklaufzeit der Rampenspannung, die jedes Mal auftritt, wenn der Kondensator 42 auf seinen hohen Spannungswert aufgeladen wird. In F i g. 5 sind einige beispielhafte einzelne Sägezahnspannungsverläufe für zwei verschiedene Frequenzen dargestellt Die Spannungsabschnitte 50, 52 und 54 stellen den Idealzustand dar, bei dem die Zeit zum Aufladen des Kondensators 42 (entsprechend der Linie 50) Null ist. Der Kondensator 42 würde dann gleichmäßig durch den von der wählbaren Stromquelle gelieferten Strom entladen werden. Die Entladegeschwindigkeit würde von dem jeweils gewählten Strom abhängen und ist in F i g. 5 durch die Linien 52 und 54 angedeutet. Mit anderen Worten je nach dein Entladestrom kann der Kondensator 42 entlang der Flanke 52 bzw. 54 entladen werden. Die wichtige
in Beziehung zwischen den Rampen und der Schwellenspannung besteht darin, daß das Zeitintervall, ζ. Β. 7Ί, vom Überschreiten der Schwellenspannung durch die Kondensatorspannung bis zum Wiederabsinken unter die Schwellenspannung ein vorherbestimmbares Zeitintervall darstellt. Wie bereits oben ausgeführt wurde, ist dieses Zeitintervall so gewählt, daß es der halben Periode der Basisfrequenz der erwarteten Datensignale entspricht. Für zwei verschiedene Datenfrequenzen, die zueinander iin Verhältnis eines Vielfachen von zwei stehen, muß die wählbare Stromquelle einen Strom liefern, der eine Rampe entsprechend der Linie 52 und 54 erzeugt, wodurch ein Zeitintervall 71 bzw. Γ2 festgelegt ist.
Die Rücklaufzeit zum Aufladen des Kondensators 42 ist nun aber nicht Null, sondern weist einen endlichen Wert auf. Tatsächlich erfolgt die Aufladung des Kondensators 42 etwa entsprechend der Linie 56 in Fig.5. Die Linie 56 schneidet die Schwellenspannung VT zum Zeitpunkt i3. Das Zeitintervall 71 müßte deshalb vom Zeitpunkt (3 an gemessen werden oder mit anderen Worten, die Rampenflanke sollte die Schwellenspannung beim Abfall um die Zeit 71 nach dem Zeitpunkt /3 kreuzen. Zu diesem Zweck wurde in Fig. 4 ein Widerstand 44 eingefügt, der einen Spannungsabfall von der tatsächlichen Rampenspannung auf dem Kondensator 42 erzeugt. Die tatsächliche Rampenspannung am Kondensator 42 ist durch die Linien 58 und 60 für zwei unterschiedlich gewählte Ströme entsprechend zwei unterschiedlich wählbaren Rampen dargestellt. Der Widerstand 44 bewirkt einen Spannungsabfall relativ zur Spannung des Kondensators 42, so daß die Rampenspannungen, wie sie am Ausgang des Rampenspannungsgenerators erscheinen, durch die Linien 62 und 64 dargestellt werden. Der Widerstand 44 ist so gewählt, daß die Rampen 62 und 64 die Schwellenspannung in den Zeitintervallen 71 oder 72 im Anschluß an den Zeitpunkt f 3 durchschreiten.
Die Vergleicherschaltung 16 bekommt die sägezahnförmige Spannung C zugeführt und vergleicht sie mit der an die Basis des Transistors 66 angelegten Schwellenspannung VT. Der Vergleichsvorgang wird von den Transistoren 66 und 68 durchgeführt, während der Transistor 70 als Emitterfolger wirkt. Der Ausgang der Vergleicherschaltung 16 wird am Kollektor des Transistors 66 entnommen. Liegt das Signal C über der Schwellenspannung, ist der Transistor 68 eingeschaltet. Der Transistor 66 ist zu diesem Zeitpunkt wegen seiner Vorspannung ausgeschaltet; die Spannung E an seinem Kollektor befindet sich auf dem oberen Pegelwert, in diesem Falle auf Massepotential. Unterschreitet die Spannung C die Schwellenspannung V7, wird der Transistor 68 ausgeschaltet und der Transistor 66 schaltet ein, wobei die Spannung an seinem Kollektor sich zu einer negativen Spannung erniedrigt, die dem unteren Pegelzustand des Spannungsverlaufs E ent spricht Der Rampenspannungsgenerator 14 und die Vergleicherschaltung 18 arbeiten in genau derselben Weise, wie eben beschrieben. Als nächstes soll deshalb
das EXKLUSIV-ODER-Glied 20 beschrieben werden.
Das EXKLUSIV-ODER-Glied 20 besteht aus vier Transistoren 72, 73, 74 und 75. Der Ausgang wird von den Kollektoren der Transistoren 73 und 74 entnommen. Die Eingangssignale E und F werden den Basisanschlüssen der Transistoren 75 bzw. 72 zugeführt. Wenn die Spannungen E und F miteinander phasergleich sind, liegt effektiv dasselbe Signal an beiden Basisanschlüssen der Transistoren 75 und 72. Die Emitter der Transistoren 72 und 75 folgen den |() Basisspannungen, wobei lediglich etwa '/2 Volt Spannungsabfall aufgrund des jeweiligen Basis-Emitter-Übergangs abfällt. Der Emitter von Transistor 72 ist mit dem Emitter von Transistor 73 und der Basis von Transistor 74 verbunden. In gleicher Weise ist der Emitter von Transistor 75 mit dem Emitter von Transistor 74 und der Baiss von Transistor 73 verbunden. Bei gleicher Spannung an den Emittern der Transistoren 72 und 75 werden die Transistoren 73 und 74 in Sperrichtung vorgespannt und ausgeschaltet. Das Ausgangssignal G befindet sich in diesem Fall auf dem oberen Pegelwert, der etwa Massepotential entspricht.
Wenn die Eingangssignale E und F phasenverschieden auftreten, wird einer der beiden Transistoren 75 und 73 bzw. 72 und 74 eingeschaltet. Welches Transistorpaar eingeschaltet wird, hängt davon ab, ob E eine höhere Spannung als Fdarstellt oder umgekehrt. Wird einer der Transistoren 73 und 74 eingeschaltet, sinkt das Ausgangssignal an ihren Kollektoren auf einen negativen Spannungswert relativ zum Massepotential, wobei dieser niedrigere Spannungspegel im Spannungsverlauf entsprechend G in F i g. 2 angedeutet ist.
Die Spannung G wird dem Integrator 22 zugeführt. Der Integrator 22 ist von dem EXKLUSIV-ODER-Glied 20 durch die als Emitterfolger geschalteten Transistoren 76 und 78 getrennt. Der Ausgang am Emitter des Transistors 78 wird dann dem Emitter des Transistors 80 zugeführt, der zusammen mit den Kondensatoren 82 und 84 eine aktive Integrationsschaltung bildet. Die Auswahl des jeweiligen Kondensators oder der jeweiligen Kondensatorkombination, die zusammen mit dem Integrator 22 wirksam werden soll, wird gesteuert durch die Transistoren 86 und 88, die ihrerseits die Auswahlschaltung 26 für den jeweiligen Integrationsgrad bzw. die Integrationsgeschwindigkeit darstellen.
Legt man ein Steuersignal S1 an Transistor 86 und kein Steuersignal S2 an Transistor 88 an, bestimmt der Kondensator 82 die jeweilige Integrationsgeschwindigkeit. Umgekehrt ist der Kondensator 84 für die Integrationsgeschwindigkeit ausschlaggebend, wenn ein Steuersignal 52 anliegt. Eine dritte Wahlmöglichkeit würde darin bestehen, daß beide Steuersignale S1 und S 2 das Wirksam werden der Parallelschaltung der Kondensatoren 82 und 84 und eine dadurch bestimmte 1 ntegrationsgeschwindigkeit veranlassen.
Die Vergleicherschaltung 24 entnimmt die integrierte Signalspannung H dem Kollektor des Transistors 80. Die Transistoren 90 und 92 führen den Vergleich aus. Der Transistor 94 liegt im gemeinsamen Emitterzweig der Transistoren 90 und 92 und stellt eine Stromquelle dar. Der Ausgang der Vergleicherschaltung wird am Kollektor des Transistors 90 entnommen.
Die Schwellenspannung VT liegt an der Basis des Transistors 92 und wird aus dem Schwellwertschalter 28 abgeleitet. Die integrierte Spannung H wird der Basis des Transistors 90 zugeführt. Wenn die Spannung Hdie Schwelle VT unterschreitet, schaltet der Transistor 90 vom leitenden in den nichtleitenden Zustand um. Das Ausgangssignal am Kollektor des Transistors 90 steigt dann von einer geringen Spannung auf die höhere Spannung + V2 an, weil der Widerstand 96 nicht mehr vom Strom durchflossen wird. Demzufolge geht auch die Spannung K von einem niedrigen Pegel zu einem höheren Spannungspegel über, wenn die Spannung H die Schwelle / überschreitet, d. h., in diesem Fall darunter abfällt. Der Ausgang der Vergleicherschaltung führt über den Transistor 98 sowie die zur Verschiebung des Ausgangsspannungspegels vorgesehenen Dioden 100 und 102. Das derart pegelmäßig verschobene Signal wird über die Vorspannungswiderstände 105 und 106 an die Basis des Transistors 104 geführt. Der Transistor 104 arbeitet wieder als Emitterfolger, d.h. als Impedanzwandler. Der endgültige Ausgang der Vergleicherschaltung 24, der gleichzeitig das Ausgangssignal der den Beginn eines Aufzeichnungsabschnitts bestimmten Detektorschaltung ist, wird schließlich am Emitter des Transistors 104 entnommen.
Die Ausgangsspannung K der Vergleicherschaltung 24 ist weiterhin auf den Schwellwertschalter 28 zurückgeführt. Wenn der Schwellwertschalter auf die hohe Schwelle von 80% eingestellt ist, ist der Transistor 108 leitend und die Schwelle ist durch den von den Transistoren 108 und 114 gelieferten Strom bestimmt, der den Spannungsabfall am Widerstand 120 festlegt. Beim Ausgangssignal K entspricht dies dem unteren Pegel, der einen Wert unterhalb — VA einnimmt. Dieser untere Spannungspegel wird über den Basis-Emitterübergang des Transistors 110 auf den Emitter des Transistors 108 geführt und hält diesen im leitenden Zustand. Wird die hohe Schwelle überschritten und geht die Spannung A.' auf den oberen Pegelwert über, nähert sich die Spannung am Emitter des Transistors 108 dem oberen Pegel, der oberhalb — V 4 liegt, und der Transistor 108 wird abgeschaltet. Die Schwelle ist dann bestimmt durch den vom Transistor 114 allein zugeführten Strom, der den Spannungsabfall am Widerstand 120 verursacht. Diese Schwelle stellt dann die 40%-Schwelie dar.
Der Transistor 118 ist im Schwellwertschalter vorgesehen, um die Detektorschaltung ggf. für ein großes Frequenzband wirksam zu machen. Wird nämlich eine positive Spannung als — V4 an die Basis des Transistors 118 gelegt, würde der Transistor 108 abschalten und die Schwelle würde auf den 40%-Wert oder den Breitbandwert umgeschaltet.
Die vom Schwellwertschalter 28 erzeugte Schwelle kann darüber hinaus auf jeden Wert zwischen 0% und 100% des Spannungsbereichs //eingestellt werden. Auf diese Weise kann die Selektivität des Detektors zur Feststellung des Aufzeichnungsbeginns angepaßt werden. Soweit in F i g. 4 konkrete Schaltkreise zur Zeitmessung, als logische Verknüpfungsglieder und zur Spannungspegel-Erkennung benutzt wurden, können diese Schaltkreise auch ohne weiteres durch andere gleichwirkende Schaltkreise ersetzt werden.
Hierzu 2 Blatt Zeichnungen

Claims (11)

Patentansprüche:
1. Verfahren zum Feststellen des eingangsseitigen Auftretens einer erwarteten digitalen Signalfolgeart bei dem aus der hereinkommenden Signalfolge die positiven und negativen Signalübergänge markierende Impulse abgeleitet werden, dadurch gekennzeichnet,
daß zur digitalen Feststellung der jeweiligen Frequenzabweichung der hereinkommenden Signal- ι ο folge von der Grundfrequenz der erwarteten Signale die die Signalübergänge markierenden Impulse (A, B) in jeweilige lineare Rampenspannungen (C, D) umgewandelt und zur unter kontinuierlich wählbarer Berücksichtigung eines vorgebbaren Frequenzbe- is reichs erfolgenden Synchronisierung der Perioden der hereinkommenden Signalfolge mit der erwarteten Signalfrequenz herangezogen werden, woraus im Wege einer logischen Verknüpfung ein Signal (G) erzeugt wird, dessen Impulsdauer direkt proportional zur jeweiligen Frequenzabweichung ist, und
daß die Impulsdauer des derart gebildeten Signals (C) daraufhin erfaßt wird, ob die darin zum Ausdruck kommende Abweichung gering genug ist, um die hereinkommende Signalfolge als erwartete Signalfrequenz anzuerkennen und entsprechend weiterzuverarbeiten.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die die positiven und negativen Signalübergänge der eingangsseitigen Signalfolge J" markierenden Impulse (A, B) die Raumpenspannungen (C, D) auf ihren anfänglichen Höchstwert setzen, von dem sie anschließend mit vorgegebener Neigung absinken, daß die Rampcnspannungen in je einer zugeordneten Vergleicherschaltung mit einer " vorgebbaren Schwellenspannung verglichen und die beiden so erhaltenen Vergleichssignale (E, F) gemäß einer EXKLUSI V-ODER-Funktion miteinander verknüpft werden, daß das das Ve. knüpfungsergebnis darstellende Signal (G) über der Zeit integriert wird und das Integrationsergebnis (H) an einer weiteren Schwelle gemessen das Ausgangssignal (K) bildet.
3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Neigung der 4^ jeweiligen Rampenspannung (C, D) und der Wert der zugehörigen Schwellenspannung so aufeinander abgestimmt sind, daß das Zeitintervall zwischen dem Setzen (Impulse A, B) der Rampenspannungen auf ihren anfänglichen Höchstwert und dem Durch- so schreiten der Schwellenspannung etwa einer halben Periode der erwarteten Signalfrequenz entspricht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Integrationsgeschwindigkeit änderbar ist.
5. Einrichtung zur Durchführung des Verfahrens nach einem oder mehreren der vorhergehenden Ansprüche, gekennzeichnet durch je einen Rampenspannungsgenerator (10,14), die durch die positiven bzw. negativen Signalübergänge in der hereinkommenden Signalfolge auf ihren anfänglichen Höchstwert gesetzt werden, durch eine Vergleicherschaltung (16, 18) zum Vergleich der Periodenzeit der hereinkommenden Signalfolge mit der erwarteten Periodenzeit und durch eine Schaltung (20) zur 6S Erzeugung eines Differenzsignals (G), das der Zeit- und damit der Frequenzabweichung entspricht.
6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß durch die Vergleicherschaltungen (16, 18) die Feststellung eines ersten Zeitintervalls zwischen dem Setzen der Rampenspannung und dem Absinken unter einen vorgebbaren Schwellwert bzw. eines zweiten Zeitintervall vom Durchschreiten der vorgebbaren Schwelle bis zum nächstfolgenden Setzen der Rampenspannung auf den Anfangswert erfolgt und daß eine Verknüpfungsschaltung (20) zur Erzeugung einer Impulsfolge nachgeschaltet ist, deren jeweilige Impulsdauer der Frequenzabweichung zwischen tatsächlicher und erwarteter Signalfrequenz zugeordnet ist.
7. Einrichtung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß zur Berücksichtigung verschiedener Frequenzbereiche die Rampenspannungsgeneratoren (10, 14) für die Abgabe von Spannungen mit unterschiedlichen Flankenneigungen eingerichtet sind.
8. Einrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß zwei Rampenspannungsgeneratoren (10, 14) vorgesehen sind, die durch aus den positiven bzw. negativen Signalimpulsübergängen abgeleitete Impulse (A, B) auf ihre anfänglichen Höchstwerte eingestellt werden, daß die Neigung der Rampenspannungsverläufe (Q D) je nach dem zu berücksichtigenden Frequenzbereich wählbar ist, daß der Ausgang jedes Rampenspannungsgenerators (10, 14) den einen Eingang einer Vergleicherschaltung (16 bzw. 18) bildet, deren zweiter Eingang eine vorgebbare Schwellenspannung darsteJlt, daß die Ausgänge der Vergleicherschaltungen (16,18) die Eingänge eines EXKLUSIV-ODER-Gliedes (20) bilden, dessen Ausgang (G) mit einer Integratorschaltung (22) verbunden ist und daß der Integratorausgang (H) mit einem weiteren Schwellensignal (J) in einer Vergleicherschaltung (24) verglichen wird, deren Ausgang (K) den Schaltungsausgang bildet.
9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Neigung der Rampenspannung (C, D) und der Wert der Schwellenspannung an der den Rampenspannungsgeneratoren (10, 14) nachgeschalteten Vergleicherschaltung (16,18) so aufeinander abgestimmt sind, daß das Zeitintervall zwischen dem Setzen der Rampenspannung auf ihren anfänglichen Höchstwert und dem Durchschreiten der Schwellenspannung etwa einer halber; Periode der erwarteten Signalfrequenz entspricht.
10. Einrichtung nach den Ansprüchen 8 oder 9, dadurch gekennzeichnet, daß die Integratorschaltung (22) hinsichtlich der Integrationsgeschwindigkeit änderbar ist.
11. Einrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß das Ausgangssignal (K) der ausgangsseitigen Vergleicherschaltung (24) über einen Schwellwertschalter (28) auf die Vergleicherschaltung (24) zurückgeführt ist.
DE2355517A 1972-12-27 1973-11-07 Verfahren und Einrichtung zum Feststellen des Auftretens einer erwarteten digitalen Signalfolgeart Expired DE2355517C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31895572A 1972-12-27 1972-12-27

Publications (3)

Publication Number Publication Date
DE2355517A1 DE2355517A1 (de) 1974-07-04
DE2355517B2 true DE2355517B2 (de) 1981-05-27
DE2355517C3 DE2355517C3 (de) 1982-02-04

Family

ID=23240266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2355517A Expired DE2355517C3 (de) 1972-12-27 1973-11-07 Verfahren und Einrichtung zum Feststellen des Auftretens einer erwarteten digitalen Signalfolgeart

Country Status (8)

Country Link
US (1) US3786358A (de)
JP (1) JPS5143767B2 (de)
BR (1) BR7308546D0 (de)
CA (1) CA978263A (de)
DE (1) DE2355517C3 (de)
FR (1) FR2212968A5 (de)
GB (1) GB1451659A (de)
IT (1) IT1006103B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3719505A1 (de) * 1987-06-11 1988-12-22 Telefunken Electronic Gmbh Freuquenz/spannungswandler

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024414A (en) * 1973-10-31 1977-05-17 Bertram Frederick McCarthy Electrical circuit means for detecting the frequency of input signals
FR2299697A1 (fr) * 1974-07-23 1976-08-27 Thomson Brandt Procédé de détection d'altération de signaux de lecture, et appareil mettant oeuvre un tel procédé
US3939413A (en) * 1974-09-13 1976-02-17 General Electric Company Low cutoff digital pulse filter especially useful in electronic energy consumption meters
US4074190A (en) * 1976-02-05 1978-02-14 National Research Development Corporation Signal measuring apparatus
JPS5438501U (de) * 1977-08-19 1979-03-14
DE2821638C2 (de) * 1978-05-18 1983-12-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und Anordnung zur Demodulation von FSK-Signalen
JPS5680515A (en) * 1979-12-06 1981-07-01 Edowaado Apudaiku Piitaa Mounting device
US4965800A (en) * 1988-10-11 1990-10-23 Farnbach William A Digital signal fault detector
US5907250A (en) * 1997-05-16 1999-05-25 International Business Machines Corporation Transition detector with timer
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
DE10122023A1 (de) * 2001-05-07 2002-11-21 Infineon Technologies Ag Anordnung und Verfahren zur Ermittlung des jeweils aktuellen Pegels eines digitalen Signals
US7292070B1 (en) * 2005-07-14 2007-11-06 Altera Corporation Programmable PPM detector

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1115301B (de) * 1960-03-12 1961-10-19 Telefunken Patent Schaltungsanordnung zur Erkennung einer regelmaessigen Serie innerhalb einer unregelmaessigen Folge von Binaerzeichen
US3404345A (en) * 1964-10-29 1968-10-01 Navy Usa Frequency deviation sensing device
US3506923A (en) * 1967-01-12 1970-04-14 Ibm Binary data detection system
US3549997A (en) * 1967-07-19 1970-12-22 Int Standard Electric Corp Frequency deviation measuring system
GB1185660A (en) * 1967-11-24 1970-03-25 Bradley Ltd G & E Determining the Fractional Change in Period of an Oscillation
US3626307A (en) * 1969-02-14 1971-12-07 Iwasaki Tsushinki Kaisha A K A Counting system for measuring a difference between frequencies of two signals
US3670304A (en) * 1970-09-28 1972-06-13 Ibm Method and apparatus for detecting errors read from moving-magnetic-storage device with digital interface
US3717818A (en) * 1972-01-10 1973-02-20 J Herbst Instantaneous voltage detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3719505A1 (de) * 1987-06-11 1988-12-22 Telefunken Electronic Gmbh Freuquenz/spannungswandler

Also Published As

Publication number Publication date
CA978263A (en) 1975-11-18
FR2212968A5 (de) 1974-07-26
JPS5143767B2 (de) 1976-11-24
IT1006103B (it) 1976-09-30
US3786358A (en) 1974-01-15
JPS4991627A (de) 1974-09-02
DE2355517C3 (de) 1982-02-04
BR7308546D0 (pt) 1974-12-31
GB1451659A (en) 1976-10-06
DE2355517A1 (de) 1974-07-04

Similar Documents

Publication Publication Date Title
DE2460841A1 (de) Positioniersystem fuer einen schreib/ lesekopf
DE2355517C3 (de) Verfahren und Einrichtung zum Feststellen des Auftretens einer erwarteten digitalen Signalfolgeart
DE2114331C3 (de) Bahntransportsystem für den Transport eines Aufzeichnungsträgers in einem Drucker
DE2439937C3 (de) Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses
DE2816981A1 (de) Einrichtung zur messung der gleichstromkomponente in einem ueberlagerten wechselspannungssignal
DE2012819B2 (de) Anordnung zum Umsetzen digitaler Daten von Parallel- in Seriendarstellung
DE2953968C2 (de) Integrierende Analog-/Digital-Wandlerschaltung
DE2249082C3 (de) Dreieckspannungsgenerator
DE2108320A1 (de) Einrichtung zur Frequenz- und Phasenregelung
DE4222914A1 (de) Schaltanordnung zur Erzeugung einer drehzahlproportionalen Impulsfolge
DE3448184C2 (de)
DE3017623C2 (de) Sensor zur Verkehrserfassung von aus Analogsignalen bestehenden Nachrichtenströmen auf Fernmeldeleitungen
DE2919152C2 (de) Schaltungsanordnung zur Messung der Drehzahl einer Maschine
EP0515438A1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert.
DE2646367A1 (de) Detektor von uebergaengen eines signals
DE1466723A1 (de) Elektrische Impuls-Messeinrichtung
DE2853617C2 (de)
DE2710270B2 (de) Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen
DE2158985C3 (de) Einrichtung zur Regelung des Verstärkungsgrades eines Wechselspannungsverstärkers
DE2041531A1 (de) Spannungsgesteuerter Oszillator
DE1772633A1 (de) Verfahren zur Spracherkennung
DE1449301B2 (de) Spitzendetektorschaltung
DE2535424A1 (de) Kompensierter taktgeber
DE2253328C2 (de) Einrichtung zur Erkennung von Daten
DE2200613A1 (de) Zeitsteuerungsschaltung fuer die Datenrueckgewinnung

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee