DE2853617C2

DE2853617C2 -

Info

Publication number: DE2853617C2
Application number: DE2853617A
Authority: DE
Inventors: Jean-Claude Ezanville Fr Lamare; Christian Velizy Fr Maury
Original assignee: Bull SA
Current assignee: Bull SA
Priority date: 1977-12-12
Filing date: 1978-12-12
Publication date: 1989-03-23
Also published as: IT7830568A0; US4281291A; IT1160308B; FR2411444B1; GB2014400B; GB2014400A; NL7811991A; DE2853617A1; FR2411444A1; JPS5489712A; JPH0118513B2

Description

Die Erfindung betrifft eine Vorrichtung zur Detektion von Informationen nach dem Oberbegriff des Patentanspruchs 1.

Eine solche Vorrichtung ist insbesondere bei der Abtastung von auf einem magnetischen Aufzeichnungsträger aufgezeichneten Informationen anwendbar.

Eine Vorrichtung dieser Art ist aus der DE-OS 22 24 149 bekannt. Sie enthält einen Taktgeber, der durch die vom Magnetband ausgelesenen Signale synchronisiert wird, sowie eine Pegel-Umsetzschaltung, die das von dem Taktgeber abgegebene Taktsignal einerseits und das Lesesignal andererseits empfängt, um daraus ein Signal in Form einer Folge positiver und negativer Signalpegel zu bilden. Dieses Signal wird durch eine Integriervorrichtung integriert, der eine Null-Rücksetzschaltung zugeordnet ist. Eine logische Entscheidungsschaltung empfängt das integrierte Signal und bestimmt den Bitwert der Information aus dem Vorzeichen des integrierten Signals. Um Phasenverzerrungen zu begegnen, die zu Detektionsfehlern führen könnten, ist eine Phasenfehler-Erkennungsschaltung vorgesehen, die zwei Komparatoren aufweist, an deren einen Eingang jeweils ein aus den integrierten Signalen gewonnenes Signal und an deren anderen Eingang jeweils ein Referenzsignal angelegt ist. Die Ausgangssignale der Komparatoren sind an die Eingänge einer Phasenfehler-Anzeigeschaltung angelegt, die ein einen Phasenfehler anzeigendes Logiksignal abgibt, wenn die an sie angelegten Signale dasselbe Vorzeichen aufweisen.

Das Lesen von einem Magnetband umfaßt folgende Phasen:

a) eine Anlaufphase des Bandes mit einer festen Beschleunigung,
b) eine Vorbeilaufphase mit einer Geschwindigkeit v₀, welche im wesentlichen konstant ist, und
c) eine Abbremsphase mit einer festen Verzögerung bis zum vollständigen Anhalten des Bandes.

Bei bekannten Systemen werden die Informationen jeweils am Ende der Beschleunigungsphase gelesen, wenn die Vorbeilaufphase mit der Geschwindigkeit v₀ konstant ist.

Während des Lesens der Informationen können aber langsame Änderungen der Bandgeschwindigkeit um die Geschwindigkeit v₀ herum auftreten. Diese Änderungen können im allgemeinen 25% der Geschwindigkeit v₀ annehmen, manchmal sogar bis zu 50%. Ihre Dauer liegt in der Größenordnung von Bruchteilen von Millisekunden. Andererseits sei daran erinnert, daß auch plötzliche Geschwindigkeitsänderungen des Bandes auftreten können. Diese Geschwindigkeitsänderungen sind in ihrer Dauer etwa 1000mal kleiner als die vorweg definierten langsamen Geschwindigkeitsänderungen.

Das Lesesignal ist ein periodisches Signal DE der nominalen mittleren Frequenz F₀ und der Periode T₀, die als "Elementarsignalfolge" bezeichnet wird. Es ist ersichtlich, daß die Frequenz F₀ proportional der Laufgeschwindigkeit des Bandes ist. Je größer diese Geschwindigkeit ist, um so größer ist die Zahl der durch den Magnetkopf während der Zeiteinheit gelesenen Signale. Die Frequenz F₀ ist somit proportional zu der Geschwindigkeit v₀. Jede Änderung der Bandgeschwindigkeit erzeugt eine entsprechende Änderung der Frequenz. Wenn t₀ dem Anfang einer "Biteinheit" entspricht, entspricht der Punkt (t₀ + T₀/2) der "Mitte der Biteinheit" und der Zeitpunkt (t₀ + T₀) dem Ende der Biteinheit. Jede Biteinheit enthält eine Impulsanstiegs- oder Abfallflanke, einen Übergang im Bereich der Mitte und eine Anstiegs- oder Abfallflanke am Ende. In Verbindung mit der zu lesenden Information werden allein die in der Mitte der Biteinheiten auftretenden Übergänge betrachtet.

Als Signal DE wird die Verknüpfung einer ersten Menge von geraden Biteinheiten CB₀, CB₂, CB₄, CB _i, . . ., CB _2n mit einer zweiten Menge von ungeraden Biteinheiten CB₁, CB₃, . . ., CB _j, . . ., CB _{2n + 1} definiert, worin n eine ganze Zahl ist. Jede dieser ungeraden Biteinheiten liegt zeitlich zwischen zwei geraden Biteinheiten. Somit folgt die Biteinheit CB₁ zeitlich unmittelbar der Biteinheit CB₀ und liegt vor der Einheit CB₂ im Rahmen der Folge.

Das Signal DE wird der Informationsabtasteinrichtung des Bandlesegeräts gesendet, um den Wert jedes der auf dem Magnetband aufgezeichneten Informationsbits zu bestimmen. Bei einer Vorrichtung, die Gegenstand der DE-OS 28 49 368 ist, treten die folgenden drei Sequenzen auf:

Sequenz 1:
Erkennen derjenigen Signalflanken unter allen aufsteigenden und absteigenden Flanken des Signals DE, welche den Informationsbits entsprechen, d. h., diejenigen, welche in der Mitte eines Bitbereiches liegen.

Sequenz 2:
Umformen jeder dieser innerhalb einer gegebenen Biteinheit auftretenden Flanken in ein Signal, dessen Amplitude während der Periode T₀ konstant bleibt, wobei eine Anstiegsflanke umgewandelt wird in ein Signal von konstanter und positiver Amplitude mit "hohem Pegel", während eine Abstiegsflanke in ein Signal mit konstanter und negativer Amplitude, mit "niedrigem Pegel" umgewandelt wird. Die Gesamtheit dieser Signale konstanter, positiver oder negativer Amplitude bezeichnet man als "Signal DEI ".

Sequenz 3:
Während jeder Periode T₀ einer Biteinheit wird der "Wert" des entsprechenden Bits abhängig vom Signal DEI festgelegt, wobei ein hoher Pegel als Bit "1" und ein niedriger Pegel als Bit "0" angesehen wird.

Die Störstellen des magnetischen Aufzeichnungsträgers und der magnetischen Leseköpfe, ebenso wie die Geschwindigkeitsänderungen des Bandes, verursachen Verzerrungen in dem durch die Köpfe gelesenen Signal sowohl in der Amplitude als auch in der Phase, d. h., daß diese in der Amplitude geschwächt und einer Phasenverschiebung unterzogen werden. Diese Verzerrungen werden noch durch die elektronischen Impulsformglieder vergrößert. Diese Verzerrungen begrenzen die Dichte der auf dem Band registrierten Informationen, d. h. die Zahl der pro Längeneinheit des Magnetbandes aufzuzeichnenden Informationen.

Diese Verzerrungen in Phase und Amplitude des Signals DE können beachtliche Werte annehmen.

Die in der DE-OS 28 49 368 angegebene Vorrichtung erlaubt die Abtastung der Informationsbits mit hoher Präzision trotz bedeutender Verzerrungen in Phase und Amplitude der Signale DE und DEI. Sie enthält einen elektrischen Taktgeber, welcher durch das DE-Signal synchronisiert wird und ein Taktsignal H derselben Frequenz wie dieses abgibt. Weiter weisen diese Einrichtungen eine Pegelumsetzeinrichtung auf, die abhängig von den Signalen DE und H die vorbeschriebenen Sequenzen 1 und 2 realisiert und ein Signal DEI an eine Integrierstufe weitergibt, welche vorzugsweise aus einer ersten und einer zweiten Integrierschaltung besteht, die jedes ein kapazitives Integrierelement enthält und eine Null-Rücksetzschaltung aufweist. Die Integrierstufen empfangen gleichzeitig das Signal H derart, daß die erste Integrierschaltung alle hohen und niedrigen Signalpegel DEI während der Periode T₀ einer jeden geradzahligen Biteinheit integriert und durch die Rückstellschaltung während jeder Periode T₀ der ungeraden Biteinheiten auf Null rückgesetzt wird, während die zweite Integrierschaltung die hohen und niedrigen Signalpegel DEI während der Periode T₀ jeder ungeraden Biteinheit integriert und durch die Rückstellschaltung während der Periode T₀ der geradzahligen Biteinheiten auf Null rückgesetzt wird.

Die Integrationseinrichtung gibt ein Signal DEINT an eine logische Entscheidungsschaltung ab, die das Vorzeichen jedes Signals am Ende jeder Periode T₀ einer Biteinheit bestimmt. Wenn dieses Vorzeichen positiv ist, ist das entsprechende Bit gleich Eins. Wenn das Vorzeichen negativ ist, soll das Bit Null sein.

Die Integriervorrichtung nach der DE-OS 28 49 368 enthält zwei Integrierschaltungen mit je einem kapazitiven Element, welches mit einer Rückstellschaltung zum Zurückstellen auf Null am Ende jeder Integrationsphase verbunden ist, sowie eine Steuereinrichtung für jede Integrierschaltung, welche das zu integrierende Signal DEI und das Taktsignal H empfängt und die Richtung des Ladestromes zum kapazitiven Element sowie die Zeit, während dieser fließt, derart steuert, daß das Vorzeichen des integrierten Signals DEINT an den Klemmen des kapazitiven Elementes identisch mit demjenigen des Signals DEI ist und daß die Stromflußdauer gleich der Periode T₀ ist. Weiter ist ein Stromgenerator vorgesehen, welcher an das kapazitive Element einen der Frequenz F₀ des Signals DE proportionalen Strom liefert.

Eine derartig aufgebaute Integriervorschaltung liefert ein Signal DEINT, dessen Spannung V _C bei langsamen Änderungen der Frequenz F₀ und der Laufgeschwindigkeit des Magnetbandes konstant bleibt, solange eine ausreichende Amplitude während plötzlicher Frequenzänderungen verbleibt, um das Vorzeichen des Signals DEINT mit ausreichender Präzision bestimmen zu können.

Auch Null-Rückstellschaltungen sind in der vorgenannten DE-OS 28 49 368 beschrieben. Eine solche Schaltung enthält eine Brückenschaltung aus Dioden, vorzugsweise Schottky-Dioden. Die Integrationsvorrichtung ist auf Null zurückgesetzt, wenn die beiden Eckpunkte der zweitgenannten Diagonale der Brücke auf demselben Potential liegen, da die Brücke aus Schottky-Dioden dann freigegeben ist.

Aufgabe der Erfindung ist die Erzielung einer weiteren Steigerung der Detektionsgenauigkeit bei einer Vorrichtung der oben beschriebenen Art.

Diese Aufgabe wird bei der gattungsgemäßen Vorrichtung erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Eine vorteilhafte Weiterbildung der Erfindung ist in dem Unteranspruch angegeben.

Einzelheiten einer Ausführungsform der Erfindung werden im folgenden anhand der Zeichnung erläutert.

In dieser Zeichnung zeigen:

Fig. 1 ein Schema einer Detektionsvorrichtung gemäß der DE-OS 28 49 368,

Fig. 2 ein Zeitdiagramm der verschiedenen Signale, wie sie in einer solchen Detektionsvorrichtung auftreten,

Fig. 3 die Eingangs- und Ausgangssignale einer Integriervorrichtung, wenn die Eingangssignale eine Phasenverzerrung aufweisen,

Fig. 4 ein Prinzipschema in Form eines Blockdiagramms einer bevorzugten Ausführungsform der Detektionsvorrichtung gemäß der Erfindung,

Fig. 5 ein detailliertes Schaltkreisschema einer Null-Rücksetzschaltung der Integriervorrichtung, wie sie in einer Detektionsvorrichtung gemäß der Erfindung verwendet wird,

Fig. 6 die Arbeitsweise der Rücksetzschaltung nach Fig. 5 und

Fig. 7 ein ausführliches Schema einer logischen Entscheidungsschaltung der Detektionsvorrichtung gemäß der Erfindung.

Zum besseren Verständnis der grundsätzlichen Funktionsweise und des Aufbaus einer Detektionsvorrichtung nach der Erfindung erscheint es zweckmäßig, anhand der Fig. 1, 2 und 3 den Stand der Technik nach der DE-OS 28 49 358 zu betrachten.

Die wesentlichen Einzelelemente einer solchen Einrichtung sind in Fig. 1 dargestellt. Es sind dies:

- ein in der Frequenz einstellbarer Oszillator VFO,
- ein Pegel-Umsetzkreis TRANSNIV für die Eingangssignale DE, bestehend aus Impulsformergliedern, welche aus den über die Magnetköpfe des Bandgerätes gelesenen Signale Impulse formen und das Signal DEI abgeben,
- die Einrichtung DISENTEG zur Integration des Signals DEI, welches ein Signal DEINT bildet,
- die Entscheidungsschaltung DECID, welche das Vorzeichen des integrierten Signals DEINT und daraus den Wert des Informationsbits bestimmt.

Der in seiner Frequenz variable Oszillator VFO erhält an seinem Eingang das Eingangssignal DE (siehe Fig. 2), welches von den Impulsformergliedern aus den über die magnetischen Schreib-/Leseköpfe des (in der Fig. 1 nicht dargestellten) Magnetbandgerätes abgetasteten Signalen erzeugt wird. Das Signal DE, welches eine Folge von logischen Impulsen enthält, ist im Binärcode "PE" kodiert, welcher üblicherweise in Magnetspeichern verwendet wird. Das Signal DE enthält eine Folge von Einzelschritten (Binäreinheiten) CB₁, CB₂, CB₃, CB _i, CB _{i + 1}, CB _n der Periode T₀, wobei der Einzelschritt CB₁ von t₀ bis t₁, der Schritt CB₂ von t₁ bis t₂, der Schritt CB _i von t _{i - 1} bis t _i und so weiter dauert. Jeder Einzelschritt CB _i enthält eine Binärinformation (Informationsbit), und zwar innerhalb des Impulsverlaufes in seiner Mitte, also beispielsweise zum Zeitpunkt (t₀ + t₁)/2 innerhalb der Einheit CB₁, zum Zeitpunkt (t₁ + t₂)/2 für die Einheit CB₂, zum Zeitpunkt (t _{i - 1} + t _i)/2 für die Einheit CB _i und so weiter. Wenn an diesen Stellen der Strom nach unten wechselt, soll das entsprechende Bit eine logische Null wiedergeben. Wenn der Strom ansteigt, ist das entsprechende Bit gleich einer logischen Eins.

Aus der Fig. 2 ergibt sich, daß die Einzelschritte CB₁, CB₂, CB₄, CB _{i + 1} Bits mit dem Wert Null wiedergeben. Innerhalb der Einzelschritte CB₃, CB _i, CB _{i + 1} ist der Bitwert gleich Eins.

Der in der Frequenz variable Oszillator VFO enthält in an sich bekannter Weise einen Phasenkomparator c ϕ, einen spannungsgesteuerten Oszillator VCO, welcher ungesteuert ein Taktsignal H abgibt, dessen Frequenz F _H im wesentlichen gleich mit 1/T₀ ist. Zu anderen Zeiten entspricht die Frequenz des Signals H der Nominalfrequenz F₀ des Eingangssignals DE, d. h., jede Periode des Signals H entspricht der Periode T₀ einer Biteinheit.

Die Arbeitsweise des Oszillators VFO ist wie folgt: Der Phasenkomparator erhält auf seinen beiden Eingängen die Signale H und DE, vergleicht die Frequenzen und gibt ein Spannungssignal e = KF₀ ab, das proportional zu der Frequenz F₀ ist und dem Eingang des spannungsgesteuerten Oszillators VCO zugeführt wird. Dieser liefert das Signal H, dessen Frequenz proportional zur Spannung e ist. Es ist klar, daß, wenn die Frequenz F _H des Signals H größer ist als die Nominalfrequenz F₀ des Signals DE, die Spannung e reduziert wird, damit die Frequenz F _H des Signals H in einem derartigen Sinn verändert wird, daß man schließlich bekommt: F₀ ≃ F _N. Unter der Bezeichnung F₀ wird im folgenden die Frequenz des Eingangssignals DE ebenso wie die Frequenz des Taktsignals H verstanden.

Der Pegelumsetzkreis TRANSNIV, welcher die beiden Multiplikatoren M₁ und M₂ enthält, transformiert das Eingangssignal DE in ein Signal DEI, welches zur Integration durch die Integriereinrichtung DISINTEG bestimmt ist. Wie aus der Fig. 2 ersichtlich, ist der Pegel des Signals DEI während der gesamten Dauer T₀ einer Biteinheit konstant (mit Ausnahme, wenn das Signal DE eine Phasenverzerrung während der Periode T₀ einer Biteinheit enthält, wie schon im einzelnen oben ausgeführt wurde). Der Pegel ist entweder positiv oder negativ, wobei ein negativer Pegel einem Bit mit dem Wert Null und ein positiver Pegel einem Bit mit dem Wert Eins entspricht.

Mit anderen Worten heißt dies, daß der Schaltkreis TRANSNIV für jeden Einheitsschritt aus dem Signal DE, wo der Wert des Bits durch eine ansteigende oder abfallende Impulsflanke innerhalb des Signals dargestellt ist, ein Signal DEI formt; bei welchem der Wert des Bits durch das Vorzeichen dieses Signals dargestellt ist. Es ist verständlich, daß es leichter ist, den Wert eines Bits von einem Signal DEI als von einem Signal DE abzutasten.

Die Arbeitsweise des Schaltkreises TRANSNIV ist wie folgt:

Der Multiplikator M₁ empfängt das Signal DE und wandelt dieses um in ein Signal M _k mit einer maximalen oder minimalen Amplitude gleich dem Wert A / und -A / , wobei A eine willkürlich gewählte Konstante ist.

Der Multiplikator M₂ erhält einerseits das Signal M _K und andererseits das Signal ϕ (t), das proportional zu dem Signal H ist, mit einer maximalen und minimalen Amplitude jeweils gleich ( + 1 / ) bzw. ( - 1 / ). Am Ausgang des Multiplikators M₂ erhält man das Signal DEI = M _k × ϕ (t).

Die Integriereinrichtung DISINTEG integriert das Signal DEI während jeder Periode T₀ der Biteinheit CB _i und gibt das Signal DEINT ab. Das beträgt

Die logische Entscheidungseinrichtung DECID erhält das Signal DEINT und bestimmt das Vorzeichen am Ende jeder Integrationsperiode T _U einer Biteinheit CB _i nahe zum Zeitpunkt t _i. Sie liefert das logische Signal SB, das den Wert des Informationsbit entsprechend dieser Einheit angibt, während jeder von diesen Perioden etwa zwischen den Zeitpunkten t₀ und t₁, t₁ und t₂, t₂ und t₃, und so weiter.

Wenn das Vorzeichen des Signals DEINT positiv ist, ist das logische Signal SB gleich Eins. Wenn das Vorzeichen des Signals DEINT negativ ist, ist das logische Signal SB gleich Null.

Es sei vermerkt, daß das Vorzeichen des Signals DEINT jeweils am Ende einer Integrationsperiode der Biteinheit CB _i bestimmt wird, so daß das Signal SB jeweils den Wert desjenigen Bits enthält, welches während der Periode der folgenden Biteinheiten CB _{i + 1}+ zwischen den Zeitpunkten t _i und t _{i + 1} (siehe Fig. 2) auftritt.

In der Fig. 3 ist in einer vergrößerten Darstellung die Biteinheit CB _{i + 1} aus Fig. 2 wiedergegeben. Es wird angenommen, daß die Einheit CB _{i + 1} zwei Verzerrungen oder Phasenfehler der Dauer Δ t₁ und Δ t₂ enthält. Die Signale DE, m _e, ϕ (t), DEI und DEINT sind in diesem Fall gestrichelt dargestellt (die ideale Biteinheit CB _{i + 1} enthält keine Phasenverzerrungen und ist mit ausgezogener Linie wiedergegeben wie die anderen Einheiten CB₁, CB₂, CB₃, CB₄, CB _i, CB _{i + 1} und so weiter). Man sieht, daß zwischen den Zeitpunkten t _i und t _i + Δ t₁ sowie t _i′ und t _i′ + Δ t₂ die Amplitude des Signals DEI abrupt von A / T₀ nach -A / T₀ wechselt. Daraus ergibt sich, daß zwischen diesen Zeitpunkten das integrierte Signal DEINT einen negativen Abfall aufweist. Daraus ergibt sich, daß am Ende der Integrationsperiode T₀ (Zeitpunkt t _{i + 1}) die Amplitude des Signals DEINT gleich A′ ist, also unterhalb derjenigen Amplitude A liegt, die erzeugt würde, wenn das Signal DEINT der Biteinheit CB _{i + 1} des Signals DE ohne Anwesenheit eines Phasenfehlers aufgebaut würde. Bei herkömmlichen Einrichtungen wird, wenn die Amplitude A′ für die logische Entscheidungsvorrichtung DECID ausreichend ist, das Vorzeichen des Signals DEINT bestimmt und daraus der Wert des Informationsbits der Einheit CB _{i + 1} bestimmt.

Es ist zu ersehen, daß alle Phasenfehler des Signales DE, das heißt, Fehler aufgrund einer plötzlichen Änderung der Frequenz dieses Signals durch den Integrierkreis in eine Amplitudeänderung des Signals DEINT umgesetzt werden. Da das Signal DEINT sich linear als Funktion der Zeit ändert, kann man den Gesamtfehler (Δ t₁ + Δ t₂) und folglich die Änderung der Frequenz des Signals DE aus der Änderung der Amplitude (A-A′) ermitteln.

Die erfindungsgemäße Detektionsvorrichtung enthält bei der in Fig. 4 bevorzugten Ausführungsform:

- einen Stromgenerator GCP, der einen positiven Strom liefert, der proportional zu der Frequenz F₀ ist,
- die beiden Integrierschaltungen INTEG₁ und INTEG₂, die vorzugsweise identisch sind und vorzugsweise kapazitive Integrationselemente C₁ und C₂ aufweisen, welche gleich bemessen sind,
- eine Schalteinrichtung AIG, die aus zwei gleichen Schaltergruppen COM₁ und COM₂ besteht und die beiden Integrationsschaltungen INTEG₁ und INTEG₂ steuert. Die Umschalteinrichtung AIG ist bevorzugt ein Multiplexer, welcher aus zwei Unterbrechern (I₁₁ und I₂₁) und (I₁₂ und I₂₂) besteht, welche die beiden Schaltergruppen COM₁ und COM₂ bilden,
- eine Null-Rücksetzschaltung DISRAZ, die aus zwei vorzugsweise gleichen Rückstelleinrichtungen CIRCRAZ₁ und CIRCRAZ₂ aufgebaut ist zum Zurücksetzen der Integrierschaltungen INTEG₁ und INTEG₂ auf Null.

Die Integriervorrichtung ist ausführlicher in der vorerwähnten DE-OS 28 49 368 beschrieben.

Der Stromgenerator GCP, welcher vom Komparator c ϕ über den Verstärker AMP eine Steuerspannung ε empfängt, die proportional zu der Frequenz F₀ des Signals DE ist, gibt einen Strom i _e = K₁F₀ ab, der proportional zu der Frequenz F₀ des Eingangssignals DE ist. Dieser Strom wird von der Schalteinrichtung AIG empfangen, welche andererseits das zu integrierende Signal DEI sowie das Taktsignal H und ein Signal H/2, welches durch Frequenzteilung des Signals H über den Frequenzteiler DIV gewonnen wird, erhält.

Die Schalteinrichtung AIG liefert diesen Strom zu dem kapazitiven Integrationselement C₁ der Integrierschaltung INTEG₁ über die Schaltergruppe COM₁, während der ungeradzahligen Biteinheiten CB₁, CB₃, CB₅ und CB _2n+1 und zum kapazitiven Integrationselement der Integrierschaltung INTEG₂ über die Schaltergruppe COM₂ für die Biteinheiten gerader Ordnung CB₀, CB₂, CB₄, CB₆, CB _2n . . . derart, daß die jeweiligen Ladeströme i _c und i _c′ der Kondensatoren C₁ und C₂ in ihrem Absolutwert praktisch gleich sind und i _e betragen. Das von der Integrierschaltung INTEG₁ abgegebene und an den Klemmen der Kapazität C₁ anstehende Signal ist dann DEINT₁ (siehe Fig. 2); das durch die Integrierschaltung INTEG₂ ausgegebene und an den Klemmen der Kapazität C₂ auftretende Signal ist DEINT₂. Das durch die Integrationsvorrichtung DISINTEG abgegebene Signal DEINT ist deshalb gleich dem Signal DEINT₁ während der Perioden der ungeraden Biteinheiten und gleich dem Signal DEINT₂ während der Perioden der geraden Biteinheiten. Das Zurückstellen der Integrierschaltung INTEG₂ durch die Rücksetzschaltung CIRCRAZ₂ auf Null ist während der Integrieroperation der Integrierschaltung INTEG₂ (ungerade Biteinheiten) wirksam, also zwischen den Zeitpunkten t₁ und t₁′, t₃ und t₃′ usw. Ebenso erfolgt die Rückstellung der Integrierschaltung INTEG₁ über die Rücksetzschaltung CIRCRAZ₁ auf Null, während der Integrier operation der Integrierschaltung INTEG₂ (gerade Biteinheiten), also zu den Zeitpunkten von t₂ und t₂′, t₄ und t₄′. Aus Fig. 2 ist klar zu ersehen, daß die Dauer der Rückstellung auf Null (t₁′ - t₁), (t₂′ - t₂), (t₃′ - t₃) innerhalb von T₀ liegt. Jeder der Integrierschaltungen ist deshalb auf Null zurückgestellt, bevor ein neuer Integrationsvorgang beginnt.

In der vorgenannten DE-OS 28 49 368 wird gezeigt, daß

a) das Signal H /2 die Integrationsmittel der Integrierschaltungen INTEG₁ und INTEG₂ und ihre Rückstellung auf Null über die Rücksetzschaltungen CIRCRAZ₁ und CIRCRAZ₂ steuert,
b) das Signal H die Endpunkte und die Dauer der Integration des Signals DEI durch die Integrierschaltungen INTEG₁ und INTEG₂ bestimmt und
c) das Signal DEI das Vorzeichen der integrierten Signale DEINT₁ und DEINT₂ durch die Steuerung der Öffnung und des Schließens der Schalter I₁₁-I₂₁ der Schaltergruppe COM₁ einerseits sowie der Schalter I₁₂ und I₂₂ der Schaltergruppe COM₂ andererseits steuert. Während des Zurücksetzens der Integrierschaltung INTEG₁ sind die Schalter der zugehörigen Schaltergruppe COM₁ geöffnet. Dasselbe gilt für die Rücksetzschaltung der Integrierschaltung INTEG₂.

Auf diese Weise ist, wenn die Integrierschaltung INTEG₁ in der Phase des Integrierens ist und wenn DEI positiv ist, der Schalter I₁₁ geschlossen und der Schalter I₂₁ geöffnet (zwischen den Zeitpunkten t₂ und t₃ z. B.). Das integrierte Signal DEINT ist positiv. Der Ladestrom des Kondensators C₁ ist ebenfalls positiv und wird mit i _{c +} bezeichnet.

Wenn DEI negativ ist, ist der Schalter I₁₁ geöffnet und der Schalter I₂₁ geschlossen. Das Signal DEINT₁ ist somit negativ. Der Ladestrom ist ebenfalls negativ und wird mit i _{c -} bezeichnet. Die gleiche Beschreibung gilt für die Integrierschaltung INTEG₂. Man hat dann:

i _c = i _{c +}, wenn DEI positiv ist,
i _c = i _{c -}, wenn DEI negativ ist.

Die folgende Tabelle zeigt übersichtlich die Arbeitsweise der Schalteinrichtung AIG mit ihren 4 Schaltern I₁₁, I₂₁, I₁₂ und I₂₂ und den Integrierschaltungen INTEG₁ und INTEG₂, wobei mit Eins jeweils das Schließen eines Schalters und mit Null das Öffnen bezeichnet ist. Es sei daran erinnert, daß das Verhältnis für ein positives Integrationsergebnis gleich Eins und für ein negatives Integrationsergebnis gleich minus Eins ist.

Die Ladeströme i _c in jedem der Kondensatoren C₁ und C₂ sind:

i _c = K₁ · F₀,
i _c′ = K₁ · F₀.

Die Spannung V _c des Signals DEINT an den Klemmen des Kondensators C₁ und C₂ ist am Ende jeder Periode T₀ der Integration:

Bei langsamen Änderungen der Frequenz F₀ und entsprechend langsamen Änderungen der Laufgeschwindigkeit des Magnetbandes bleibt die aufgebaute Spannung des Signals an den Ausgangsklemmen der Integrierschaltungen INTEG₁ und INTEG₂ konstant (nicht jedoch bei plötzlichen Frequenzänderungen, wie weiter oben unter Bezugnahme auf die Fig. 2 und 3 ausgeführt wurde. Die Integriervorrichtung gewährleistet dennoch eine hohe Präzision bei der Informationsdetektion.

Die Integrierschaltungen INTEG₁ und INTEG₂ umfassen jeweils einen negativen Stromgenerator GCN₁ und GCN₂, der mit den Kondensatoren C₁ bzw. C₂ verbunden ist. Aufbau und Arbeitsweise dieser Stromgeneratoren sind im Detail in der vorgenannten DE-OS 28 49 368 beschrieben.

Die in Fig. 5 dargestellte Rücksetzschaltung DISRAZ enthält

- eine erste Diodenbrücke P₁, welche die Schaltung CIRCRAZ₁ der Integrierschaltung INTEG₁ bildet,
- eine zweite Diodenbrücke P₂, welche vorzugsweise identisch zur Brücke P₁ ist und welche die Rücksetzschaltung CIRCRAZ₂ der Integrierschaltung INTEG₂ bildet,
- eine Diode DIOD₁,
- eine Diode DIOD₂ und
- die Transistorschalter Q₁ und Q₂, welche einen Steuerkreis für die Diodenbrücken P₁ und P₂ bilden.

Die erste Brückenschaltung P₁ enthält in dem dargestellten Ausführungsbeispiel 4 "Schottky-Dioden" P₁₁, P₁₂, P₁₃ und P₁₄. Der Verbindungspunkt P₁S₂ der Brücke P₁ ist mit der Klemme B₁₁ des kapazitiven Elementes C₁ verbunden. Der Verbindungspunkt P₁S₁ ist über einen Widerstand R₆₁ mit der Diode DIOD₁ und über dem Schalter Q₁ mit einer positiven Spannungsquelle V _P von beispielsweise 5 Volt verbunden. Der Verbindungspunkt P₁S₄ ist mit einer negativen Spannungsquelle V _R von z. B. Minus 5 Volt verbunden.

Die Klemme P₁S₃ ist mit der Diode DIOD₂ über einen Widerstand R₅₁ mit einer positiven Spannungsquelle V _P = +5Volt über den Schalter Q₂ verbunden. Ebenso enthält die Brücke P₂ die Schottky-Dioden P₂₁ bis P₂₄. Die Verbindung P₂S₂ ist verbunden mit der Klemme des kapazitiven Elementes C₂, der Verbindungspunkt P₂S₄ mit der Spannungsquelle V _r = 5 Volt.

Die Klemme P₂S₃ ist verbunden mit der Diode DIOD₁ über den Widerstand R₆₂ und mit der Spannungsquelle V _P über den Schalter Q₁.

Die Kathoden der Dioden DIOD₁ und DIOD₂ sind mit einer negativen Spannungsquelle V _n = -9 Volt verbunden.

Die Widerstände R₅₁ und R₅₂ sind vorzugsweise identisch, ebenso die Widerstände R₆₁ und R₆₂. In dem Ausführungsbeispiel der Integriervorrichtung sieht man, daß das Zurückkehren zum Ausgangszustand des Kondensators C₁ durch Entladen des Kondensators erreicht wird, bis die Spannung V _{B 11} gleich V _R = -5 Volt wird, wobei die andere Klemme an einer Spannung REF liegt, welche gleich +5 Volt ist.

Wenn der Kondensator C₁ positiv geladen ist (positive Integration), erfährt V _{B 11} eine Änderung von V _{B 11} gleich +2 Volt und wird deshalb gleich -5 + 2 = -3 Volt. Für eine negative Integration ändert sich V _{B 11} um -2 Volt, und man hat dann V _{B 11} = -5 -2 = -7 Volt.

In der DE-OS 28 49 368 wird dann gezeigt, daß nach einer positiven Integration (z. B. durch die Rücksetzschaltung CIRCRAZ₁, die Schlußfolgerung ist identisch für die Schaltung CIRCRAZ₂), wie aus Fig. 6A ersichtlich, die Dioden P₁₁ und P₁₃ geöffnet sind, während die Diode P₁₂ und P₁₄ gesperrt bleiben. Der Kondensator C₁ entlädt sich über die Diode P₁₃ und den Widerstand P₅₁, bis die Potentiale der Punkte P₁S₂ und P₁S₄ gleich sind. Die Kapazität C₁ ist dann vollständig entladen, und daher ist die Integrierschaltung INTEG₁ auf Null zurückgestellt. Nach einer negativen Integration (Fig. 6C) sind die Dioden P₁₁ und P₁₃ gesperrt, während die Dioden P₁₂ und P₁₄ geöffnet sind. Der Kondensator C₁ entlädt sich über die Diode P₁₂ und den Widerstand R₆₁, bis die Potentiale der Punkte P₁S₂ und P₁S₄ identisch sind; die Integrierschaltung INTEG₁ ist damit auf Null zurückgestellt. Die Zeitkonstante der Rücksetzschaltung für den Kondensator C₁, sei es im Fall einer positiven Integration (Kondensator C₁ - Diode P₁₃ - Widerstand R₅₁), sei es im Fall einer negativen Integration (Kondensator C₁ - Diode P₁₂ - Widerstand R₆₁) ist derart ausgelegt, daß (t₁ - t₁) = (t₂ - t₂) = (t₃ - t₃) < T₀ gilt.

Die logische Entscheidungsschaltung DECID ermöglicht neben der Bestimmung des Wertes der Informationsbits die Feststellung des Einflusses des Phasenfehlers für jede der Biteinheiten CB _i, indem ein Vergleich der Amplitude A des Signales DEINT zum Zeitpunkt t _i (siehe Fig. 3) mit einer frei wählbaren Vergleichsspannung V _E erfolgt, die gleich einem vorgegebenen Teil der Maximalamplitude A ist, beispielsweise 0,25 A, 0,30 A, 0,35 A oder 0,40 A.

Wie aus Fig. 7 zu ersehen, besteht die Entscheidungsschaltung DECID aus:

- einem stabilisierten Stromgenerator STAB,
- einem Differentialverstärker AMPDIF,
- einem Entscheidungselement ELDEC,
- einem Phasenfehleranzeigeelement INDER,
- einer Vergleichsspannungsquelle SR für die Vergleichsspannung V _ε und
- Komparatoren COMP₁, COMP₂ und COMP₃.

Der Differentialverstärker AMPDIF enthält die vorzugsweise identischen Transistoren T₁ und T₂, deren Emitter über die Widerstände r₁ und r₂ mit dem stabilisierten Stromgenerator STAB miteinander verbunden sind. Die Kollektoren dieser Transistoren sind mit einer nicht dargestellten Spannungsquelle SC zur Abgabe einer konstanten Spannung V₁ = +5 Volt in dem beschriebenen Ausführungsbeispiel über einerseits R₃ und den Widerstand R₁ für den Transistor T₁ und andererseits über den Widerstand R₄ und den Widerstand R₁ für den Transistor T₂ verbunden.

Vorzugsweise ist r₁ = r₂ und R₃ = R₄.

Die Quelle SR für die konstante Vergleichsspannung V _ε wird aus der Quelle SC und dem Widerstand R₂ gebildet.

Die Arbeitsweise der Entscheidungsschaltung DECID ist wie folgt:

- Der Generator STAB liefert einen stabilisierten Strom I, welcher den Emittern der Transistoren T₁ und T₂ über die Widerstände r₁ und r₂ zugeführt wird. Die Transistoren T₁ und T₂ empfangen jeweils an ihren Basen die Signale DEINT₁ und DEINT₂.

Am Ausgang S₁ des Transistors T₁ (an seinem Kollektor) erhält man das Signal v = (DEINT₁ = DEINT₂). Am Ausgang S₂ des Transistors T₂ (an seinem Kollektor) erhält man das Signal -v = (DEINT₁ - DEINT₂). Das Signal v wird am positiven Eingang E _1p des Komparators COMP₁ und am negativen Eingang E _2n des Komparators empfangen. Das Signal -v liegt am negativen Eingang E _1n des Komparators COMP₁ und am negativen Eingang E _3n des Komparators COMP₃. Vergleichssignal V _ε = (v₁ - R₂I), welches von der Spannungsquelle SR geliefert wird, wird von dem positiven Eingang E _2p und E _3p der Komparatoren COMP₂ und COMP₃ aufgenommen.

Die Spannungsdifferenz zwischen den Eingängen E _1p und E _1n des Komparators COMP₁ ist gleich v- (-v) = +2 V.

Bei Betrachtung der Fig. 2 sieht man, daß am Ende jeder Integrationsperiode T₀ einer Biteinheit CB _i, d. h., zu den Zeitpunkten t₁, t₂, t₃ . . ., t _i, . . ., t _n das Vorzeichen des Signals v dasselbe ist wie dasjenige des Signals DEINT.

Der Komparator COMP₁ liefert deshalb ein Signal Δ 1, welches konstant ist und welches dasselbe Vorzeichen zu den vorgenannten Zeitpunkten t₁, t₂, t₃, t _i hat wie das Signal DEINT. Dieses Signal wird an dem logischen Entscheidungselement ELDEC empfangen, das das Signal SB ausgibt.

Die Spannungsdifferenz zwischen den Eingängen E _2p und E _2n des Komparators COMP₂ ist gleich (v _ε - v), während die Spannungsdifferenz zwischen den Eingängen E _3p und E _3n des Komparators COMP₃ gleich (v _ε + v) ist. Die Ausgangssignale Δ 1 und Δ 3 jedes der Komparatoren COMP₂ und COMP₃ sind konstant und jeweils von demselben Vorzeichen wie (v _ε - v) und (v _ε + v). Für die Arbeitsweise der Komparatoren COMP₂ und COMP₃ sind zwei Fälle zu betrachten:

A) Wenn v positiv ist (nach einer positiven Integration),
- 1. Ist v _ε - v < 0, was bedeutet, daß v unterhalb von V _ε liegt. Dies bedeutet, daß der Phasenfehler sehr bedeutend ist. In diesem Fall wird ein Fehler festgestellt.
- 2. v _ε - v < 0 bedeutet, daß v oberhalb von V _ε liegt. Dies betrachtet man nicht als einen Fehler.
  In den Fällen 1 und 2 hat man v _ε + v < 0. Bei einem wesentlichen Phasenfehler sind die beiden Signale s₂ und s₃ an den Eingängen des Fehleranzeigeelements INDER, das beispielsweise eine UND-Schaltung sein kann, <0. Das Ausgangssignal ERROR wird durch diese Vorschaltung als eine logische Eins empfangen.
  Tritt kein Phasenfehler auf, sind die beiden Signale s₂ und s₃ an dem Eingang der Torschaltung im Vorzeichen entgegengesetzt. Das Ausgangssignal ERROR ist dann eine logische Null.
B) Wenn v negativ ist (nach einer negativen Integration) hat man:
- 1. v _ε + v < 0, dann ist | v | < v _ε, ein Phasenfehler liegt vor,
- 2. v _e + v < 0, kein Phasenfehler.

In den beiden Fällen 1 und 2 ist v _ε - v < 0.

Man sieht, daß dies wieder auf den zuvor betrachteten Fall hinausläuft. Im Phasenfehlerfall sind s₂ und s₃ positiv, so daß das Signal ERROR einer logischen Eins entspricht. Im "Nichtfehlerfall" sind s₂ und s₃ von entgegengesetzter Polarität, und das Signal ERROR entspricht einer logischen Null.

Claims

1. Vorrichtung zur Detektion von Informationen, die als Folge von elektrischen Signalen DE der nominalen mittleren Frequenz F₀ vorliegen, mit

- einem Taktgeber, der durch die elektrischen Signale DE synchronisiert wird und ein Taktsignal H derselben Frequenz F₀ abgibt;
- einer Pegelumsetzschaltung, die das Taktsignal H und die elektrischen Signale DE empfängt und ein Signal DEI abgibt, das aus einer Folge positiver und negativer Pegel besteht;
- einer zwei Integrierschaltungen aufweisenden Integriervorrichtung, welche das von der Pegel-Umsetzschaltung abgegebene Signal DEI empfängt und ein integriertes Signal DEINT abgibt;
- einer Null-Rücksetzschaltung zur Null-Rücksetzung der Integrierschaltungen;
- einer Entscheidungsschaltung, welche das integrierte Signal DEINT empfängt und den Bitwert der Information aus dem Vorzeichen dieses integrierten Signals DEINT bestimmt; und
- einer Phasenfehler-Erkennungsschaltung mit zwei Komparatoren, an deren einen Eingang jeweils ein aus den integrierten Signalen an den Ausgängen der beiden Integrierschaltungen gewonnenes Signal und an deren anderen Eingang jeweils ein Referenzsignal v _ε angelegt ist und wobei die Ausgangssignale der Komparatoren an die Eingänge einer Phasenfehler-Anzeigeschaltung angelegt sind, die ein einen Phasenfehler anzeigendes Logiksignal abgibt, wenn die an sie angelegten Signale dasselbe Vorzeichen aufweisen;

dadurch gekennzeichnet, daß

a) die Integriervorrichtung einen Stromgenerator (GCP) aufweist, der einen zu der Frequenz F₀ proportionalen Ladestrom für die kapazitiven Elemente (C₁, C₂) der zwei Integrierschaltungen (INTEG₁, INTEG₂) liefert;
b) eine durch das Signal DEI gesteuerte Schalteinrichtung (AIG) zwischen dem Ausgang des Stromgenerators(GCP) und den Eingängen der Integrierschaltungen (INTEG₁, INTEG₂) angeordnet ist und diese Schalteinrichtung (AIG) jeweils die Richtung und die Dauer der Aufladung der kapazitiven Elemente (C₁, C₂) entsprechend den Pegelwerten des Signals DEI steuert; und
c) das an den ersten Komparator (COMP₂) angelegte Signal (+v) die Differenz der Ausgangssignale (DEINT₁-DEINT₂) der Integrierschaltungen ist und das an den zweiten Komparator (COMP₃) angelegte Signal (-v) die negative Differenz dieser Ausgangssignale ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Entscheidungsschaltung einen weiteren Komparator (COMP₁) aufweist, an dessen Eingänge die an die Komparatoren (COMP₂, COMP₃) der Phasenfehler-Erkennungsschaltung angelegten Signale (+v, -v) angelegt sind und dessen Ausgang ein Signal abgibt, dessen Vorzeichen den Bitwert der Information angibt.