DE2853617A1

DE2853617A1 - Einrichtung zum abtasten einer signalfolge

Info

Publication number: DE2853617A1
Application number: DE19782853617
Authority: DE
Inventors: Jean-Claude Lamare; Christian Maury
Original assignee: Bull SA
Current assignee: Bull SA
Priority date: 1977-12-12
Filing date: 1978-12-12
Publication date: 1979-06-13
Also published as: US4281291A; DE2853617C2; IT1160308B; FR2411444A1; GB2014400B; NL7811991A; JPS5489712A; JPH0118513B2; GB2014400A; FR2411444B1; IT7830568A0

Description

Dipl.-Ing. RUDOLF SEI BERT

Rechtsanwalt u. Patentanwalt

TattenbachstraBe 9

8000 MÖNCHEN 22

Anwaltsakte 3352

COMPAGNIE INTERNATIONAL POUR L'INFORMATIQUE CII-HONEYWELL BULL, PARIS/FRANKREICH

Einrichtung zum Abtasten einer Signalfolge

909824/0914

28B3617

Titel: Einrichtung zum Abtasten einer Signalfolge

Die vorliegende Erfindung bezieht sich auf eine Einrichtung zur Abtastung von Informationen. Sie ist bevorzugt anwendbar bei der Abtastung von auf einem magnetischen Aufzeichnungsträger registrierten Informationen.

Um die Erläuterung der Erfindung zu vereinfachen, wird diese mit ihrer Anwendung bei der Abtastung von auf einem Magnetband aufgezeichneten Informationen beschrieben, wobei es offensichtlich ist, daß die Beschreibung ebenso gültig bleibt für alle Einrichtungen, bei welchen Informationen abgetastet werden, die in Form einer Folge elektrischen Signaler dargestellt sind.

Bei bekannten Informationsverarbeitungssystemen werden häufig Magnetbandspeicher (Magnetbandabspuleinrichtungen) wegen ihrer großen Speicherkapazität und der doch relativ kurzen Zeit, welche benötigt wird zum Zugänglichmachen einer in einem Punkt irgendeines der Magnetbänder enthaltenen Informationen vom Zeitpunkt an, zu welchem der Kopf innerhalb des Bearbeitungssystemes den Befehl zum Aufsuchen dieser Information empfängt verwendet.

Bekanntlich enthalten die Magnetbänder die Informationen in einer kodierten Form in parallelen Aufzeichnungsspuren, deren Breite nur wenige Hunderstel eines Millimeters betragen. Zur Aufzeichnung werden im allgemeinen Binärcode verwendet. Dabei werden im allgemeinen neue Spuren vorgesehen.

Bei bekannten Systemen enthalten die Bandgeräte jeweils nur ein einziges auswechselbares Magnetband, welches durch ein anderes ersetzt werden kann, sodaß die Lese- und/oder Schreiboperationen auf dieses begrenzt sind.

909824/0914

Jeder Aufzeichnungsspur eines Bandes ist ein Lese-/Schreibkopf zugeordnet, welcher in einem sehr geringen Abstand, ja sogar ohne Abstand dieser zugeordnet ist. Das Band wird diskontinuierlich vor einer Einheit von Köpfen, von denen jeder mit einer Aufzeichnungsspur zusammenwirkt, vorbeigeführt. Das Vobeiführen stellt sich in der zeitlichen Darstellung dar wie eine Aufeinanderfolge von "elementaren" Schritten, von denen jeder folgendes umfaßt:

a) Eine Anlaufphase des Bandes mit einer festen Beschleunigung von diesem,

b) eine Vorbeilaufphase mit einer Geschwindigkeit v_Q, welche im wesentlichen konstant ist, und

c) eine Abbremsphase mit einer festen Verzögerung von dieser bis zum vollständigen Anhalten des Bandes.

Bei bekannten Systemen werden die Informationen jeweils am Ende der Beschleunigungsphase gelesen, wenn die Vorbeilaufphase mit der Geschwindigkeit v_Q konstant ist.

Während des Lesens der Informationen können aber langsame Änderungen der Bandgeschwindigkeit um die Geschwindigkeit v~ herum auftreten. Diese Änderungen können im allgemeinen 25 % der Geschwindigkeit v_Q annehmen, manchmal sogar bis zu 50 %. Ihre Dauer liegt in der Größenordnung von Bruchteilen von Millisekunden. Andererseits sei daran erinnert, daß auch plötzliche Geschwindigkeitsänderungen des Bandes auftreten können. Diese Geschwindigkeitsänderungen sind in ihrer Dauer etwa 1000 mal kleiner als die vorweg definierten langsamen Geschwindigkeitsänderungen.

Es sei daran erinnert, daß das englische Wort "Bit" einmal eine Bindärziffer 1 oder 0 und jede Darstellung von dieser Ziffer bedeutet, sei es in Form einer magnetischen Registrierung, sei es in Form eines logischen elektrischen Signales, und daß ein solches Signal nur zwei Werte annehmen kann, welche mit "logischer Null" und "logischer Eins" bezeichnet werden (wobei die logische Null im allgemeinen durch eine von Null verschiedene,

909824/091« _ 7 -

- 7 -. 2863617

aber nahe an Null liegende Spannung dargestellt wird, um jeden Einfluß von parasitären Phänomenen zu eleminieren und die "logische Eins" mit einer Spannung von +V, die gleich mit 5 Volt ist).

Außerdem sei daran erinnert, daß ein elektrisches Analogsignal dann gegeben ist, wenn ein Signal seine Spannung kontinuierlich zwischen zwei Grenzwerten variieren kann.

Die auf einem Magnetband in Form einer Binärkodierung registrierten Informationen werden "Informationsbits" genannt.

Wenn diese Informationsbits vor der Einheit der magnetischen Schreib-/Leseköpfe, welche mit jeder der Aufzeichnungsspuren zusammenwirken, vorbeigeführt werden, wird von jeder Spur eine Folge von analogen elektrischen Signalen erzeugt, welche in einer Folge von elektrischen, rechteckigen Signalen durch einen Impulsformerkreis umgeformt werden. Die Spannung der Impulse variiert dabei zwischen einem Minimumwert V . und einem Maximumwert V .

max

Aus Einfachheitsgründen genügt es für die weiteren Überlegungen, nur die unter einem einzigen Kopf geführten Signale zu betrachten, da Wiedergabe und Probleme der Wiedergabe für die übrigen Signale unter den anderen Köpfen identisch sind. Als Anstiegs- bzw. Vorderfront wird der Teil eines Impulses bezeichnet wo die Spannung von dem Wert V . zum Wert V „ ansteigt. Als Rückfront eines Impulses wird der Teil von jedem Impuls bezeichnet, zu welchem die Spannung vom Wert V zum Wert V

^c ^a max min

sich ändert.

Die beim Schreiben von Informationen auf einem Magnetband am meisten verwendeten Binärkodes sind so gebildet, daß nach Lesen und Bilden eines Signals ein einer logischen Eins entsprechendes Signal der Anstiegsfrönt eines Impulses entspricht, während ein der logischen Null entsprechendes Signal durch die Rückfront eines Impulses dargestellt wird. Eine Folge von elektrischen Rechteck-Impulsen bildet ein im wesentlichen

Ö0982A/09H

-8- 1853617

periodisches Signal DEI von einer nominalen mittleren Frequenz F- und einer Periode T-, welche man definiert als eire sog. "Elementarsignalfolge", genannt "Biteinheiten" der Dauer T_Q. Die Folge der Periode T_Q wird "Periode einer Biteinheit" bezeichnet werden. Es ist klar, daß die Frequenz F₀ proportional mit der Geschwindigkeit des Vorbeiführens des Bandes ist. Je größer diese Geschwindigkeit ist, umso größer ist die Zahl der durch den Magnetkopf während der Zeiteinheit gelesenen Signale. Die Frequenz F- ist somit proportional zu der Geschwindigkeit V-. Jede Änderung der Bandgeschwindigkeit erzeugt eine entsprechende Änderung der Frequenz. Somit entspricht einer langsamen Geschwindigkeitsänderung eine langsame Frequenzänderung und einerplötzliche Geschwindigkeitsänderung einer plötzlichen Frequenzänderung. Wenn t- dem Anfang einer "Biteinheit" entspricht, entspricht der Punkt (t- + T-/2) der "Mitte der Biteinheit" und der Zeitpunkt (t- + T-) dem Ende der Biteinheit. Jede Biteinheit enthält eine Impulsanstiegsfront oder eine Abstiegsfront im Bereich ihrer Mitte und ggf. eine Anstiegs- oder Abstiegsfront am Ende. In Verbindung mit der zu lesenden Information werden allein die in der Mitte der Biteinheiten auftretenden Fronten (Umschläge) betrachtet.

Das Signal DE wird definitionsgemäß als Verbindung einer ersten Einheit von geraden Biteinheiten CB-, CB_, CB., CB., ... , CB- und einer zweiten Einheit von ungeraden Biteinheiten CB₁, CB_, ..., CB., · .., CB- .. bezeichnet, wobei η eine ganze Zahl ist. Jede von diesen ungeraden Biteinheiten ist zeitlich zwischen zwei gerader Biteinheiten angeordnet. Somit folgt die Biteinheit CB₁ zeitlich unmittelbar der Biteinheit CB- und liegt vor der Einheit CB im Rahmen der Folge.

Das Signal DE wird der Informationsabtasteinrichtung vom Bandantrieb (Bandabwickeleinrichtung) gesendet, um den Wert von jedem der auf dem Magnetband aufgezeichneten Informationsbits zu bestimmen. Bei bekannten Ausführungsformen führt die Arbeits weise von dieser Einrichtung zu folgenden drei aufeinanderfolgenden Sequenzen:

909824/0914 -9-

Sequenz 1:

Erkennen zwischen allen aufsteigenden und absteigenden Impulsfronten des Signals DE diejenigen, welche den Informationsbits entsprechen, d.h., diejenigen, welche in der Mitte eines Bitbereiches angeordnet sind.

Sequenz 2:

Umformen jedes dieser innerhalb einer gegebenen Biteinheit auftretenden Fronten in ein Signal, dessen Amplitude konstant bleibt, während der Periode T_ von diesem Bereich, wobei eine Anstiegsfront umgewandelt wird in ein Signal von konstanter und positiver Amplitude mit "hohem Niveau" umgewandelt wird, während eine Abstiegsfront in ein Signal mit konstanter und negativer Amplitude, mit "niedrigem Niveau" umgewandelt wird. Die Gesamtheit dieser Signale konstanter, positiver oder negativer Amplitude bezeichnet man als "Signal DEI".

Sequenz 3:

Festlegen abhängig vom Signal DEI während jeder Periode T_n einer Biteinheit "den Wert" des entsprechenden Bits, wobei ein hohes Niveau eines Bits gleich einer Eins und ein niedriges Niveau einem Bit gleich einer Null zugeordnet wird.

Die Störstellen des magnetischen Aufzeichnungsträgers und der magnetischen Leseköpfe, ebenso wie die Geschwindigkeitsänderungen des Bandes, verursachen Verzerrungen in dem durch die Köpfe gelesenem Signal, sowohl in der Amplitude als auch in der Phase, d.h., daß diese in der Amplitude geschwächt und einer Phasenverschiebung unterzogen werden. Diese Verzerrungen werden noch durch die elektronischen Impulsformglieder vergrößert. Diese Verzerrungen begrenzen die Dichtheit der auf dem Band registrierten Informationen, d.h., daß die Zahl der pro Längeneinheit des Magnetbandes aufzuzeichnenden Informationen, abhängig von den Verzerrungen, verringert sich.

Diese Verzerrungen in Phase und Amplitude des Signales DE können beachtliche Wert annehmen.

B09824/O9U - 10 -

Man kennt einfache und wirksame Informationsabtasteinrichtungen zum Abspulen von Bändern, welche die Abtastung der Informationsbits mit einer großen Präzision trotz bedeutender Verzerrungen in Phase und Amplitude des Signales DE und DEI erlauben. Derartige Abtasteinrichtungen sind bekannt.

Sie umfassen einen elektrischen Taktversorgungskreis, welcher durch das DE-Signal synchronisiert wird und ein Taktsignal H derselben Frequenz wie dieses abgibt. Weiter weisen diese Einrichtungen eine Pegelumsetzeinrichtung auf, die abhängig von den Signalen DE und H die vorbeschriebenen Sequenzen 1 und 2 realisiert und ein Signal DEI an eine Integrierstufe weitergibt, welche vorzugsweise aus einem ersten und zweiten Integrierkreis besteht, das jedes ein kapazitives Integrierelement enthält und das mit einem Rückstellkreis des Integriergliedes auf Null verbunden ist. Die erste und zweite Integrierstufe erhalten gleichzeitig das Signal H derart, daß das erste Integrierglied alle hohen und niedrigen Signale DEI während der Periode Tq von jedem der geradzahligen Biteinheiten integriert und durch den Rückstellkreis während jeder Periode T~ der ungeraden Biteinheiten auf Null zurückgestellt wird, während das zweite Integrierglied die hohen und niedrigen Signale DEI während der Periode T_Q jeder ungeraden Biteinheit integriert und durch den Rückstellkreis während der Periode T^ der geradzahligen Biteinheiten auf Null zurückgestellt wird. Die Periode T_Q wird gleichzeitig Integrationsperiode der Itegriereinheit genannt. Man sagt deshalb, daß während jeder Periode T« der Integration die Integriereinheit eine Integration durchführe.

Vereinbarungsgemäß wird unter einem Zurücksetzen eines Integriergliedes auf Null die Maßnahme verstanden, die notwendig ist, das Integrierglied auf seinen Ausgangszustand (Ruhezustand) zurückzubringen, in welchem sein Zustand konstant bleibt über die Zeit, obgleich die Spannung zwischen den Klemmen des kapazitiven Integrationsgliedes nicht gleich Null sind.

Die Integrationseinrichtung ergibt ein Signal DEINT ab, welches empfangen wird von einem logischen Entscheidungskreis , welcher

909824/0914

- 11 -

das Vorzeichen zu jedem Signal am Ende von jeder Periode T₀ einer Biteinheit festlegt. Wenn dieses Vorzeichen positiv ist, ist das entsprechende Bit gleich Eins. Wenn das Vorzeichen negativ ist, soll das Bit Null sein.

Es ist klar, daß in Fällen, wo eine Integration der Signale mit einer sehr viel geringeren Geschwindigkeit durchgeführt wird, als dies beim Lesen von Signalen von einem abrollenden Magnetband oder anderen magnetischen Aufzeichnungsträgern notwendig ist, oder wo der aufgrund der Rückstellung der Integrationseinrichtung entstehende Zeitverlust nicht der Präzision der Abtastung schadet, nur ein einziger Integrationskreis ausreichend ist, welcher nur ein einziges kapazitives Integrierglied enthält.

Es existieren Integrationseinrichtungen, welche einfach und zuverlässig arbeiten, relativ billig sind und mit großer Präzision arbeiten. Eine derartige Einrichtung ist in der französischen Patentanmeldung N° 77.34 162 der Anmelderin vom 14.11.1977 beschrieben

Eine derartige Integrationseinrichtung enthält mindestens einen Integrierkreis mit einem kapazitiven Integrierglied, welches mit einem Rückstellkreis zum Zurückstellen auf Null verbunden ist, der das Zurückstellen auf Null am Ende jede Integration übernimmt, sowie eine Steuereinrichtung für den Integrierkreis, welcher das zu integrierende Signal DEI und das Taktsignal H empfängt und die Richtung des Ladestromes zum kapazitiven Element sowie die Zeit, während dieser fließt, derart steuert, daß das Vorzeichen des integrierten Signals DEINT an den Klemmen des kapazitiven Elementes identisch mit demjenigen des Signales DEI ist und daß die Speisezeit gleich ist mit der Periode T-. Weiter ist ein Stromgenerator vorgesehen, welcher an das kapazitive Integrierglied einen der Frequenz F_Q des Signals DE proportionalen Strom liefert.

Eine derartig aufgebaute Integriereinrichtung liefert ein Signal DEINT, dessen Spannung V_c abhängig von langsamen Änderungen der

•O9824/09U - 12 -

Frequenz F_Q und somit von der Abwickelgeschwindigkeit des Magnetbandes konstant bleibt, solange eine ausreichende Amplitude während plötzlicher Frequenzänderungen verbleibt, um das Vorzeichen des Signals DEINT mit ausreichender Präzision bestimmen zu können.

Auch Rückstellkreise zum Zurückstellen auf Null sind in einem einfachen und wenig kostspieligen Aufbau bekannt. Derartige Kreise sind in der vorgenannten französischen Patentanmeldung N° 77.34 162 beschrieben. Ein solcher Kreis enthält eine Brückenschaltung aus Dioden, vorzugsweise Schottky-Dioden, deren beide erste/7 gegenüberliegenden Diagonalpunkte von einer konstanten entgegengesetzten Spannung gespeist werden, während ein Eckpunkt der anderen Diagonale der Brücke einmal mit einem Anschluß des kapazitiven Elementes des Integriergliedes verbunden ist, an welchem auch . der Rückstellkreis liegt, während am anderen Eckpunkt dieser zweiten Diagonale ebenso wie am anderen Anschluß des kapazitiven Elementes eine Referenzspannung angeschlossen ist.

Die Integrationseinrichtung ist auf Null zurückgesetzt, wenn die beiden Eckpunkte der zweitgenannten Diagonale der Brücke auf demselben Potential liegen, da die Brücke aus Schottky-Dioden dann freigegeben ist.

Die vorliegende Erfindung erlaubt einer die vorerwähnten Abtasteinrichtung dsräzision) zu verbessern und deren Kosten zu reduzieren durch Anwendung einer Integrationseinrichtung, wie sie in der französischen Patentanmeldung N° 77.34 162 beschrieben ist, mit vorzugsweise einem Integrator, welcher einen Rückstellkreis auf Null in einem Aufbau enthält, wie weiter oben beschrieben.

Gemäß der Erfindung enthält eine Abtasteinrichtung für Informationen, welche dieser in Form einer elektrischen Signalfolge der Frequenz F_n zugeführt werden, einen durch diese Folge synchronisierten Taktversorgungskreis, welcher ein Taktsignal H derselben Frequenz wie die Signalfolge abgibt, eine Pegelum setzeinrichtung zur Übernahme der Signalfolge und der Takt-

»09824/0914

signale H, welche ein Signal DEI abgibt, das aus einer neuen Folge von positiven und negativen Impulsen zusammengesetzt ist, eine Integrationseinrichtung, welche das Signal DEI aufnimmt und ein Signal DEINT abgibt, einen Logikkreis, welcher das Signal DEINT aufnimmt und das Vorzeichen bestimmt und die Informationsbits abgibt, deren Wert eine Funktion von diesen Vorzeichen ist.

Eine derartige Abtasteinrichtung ist erfindungsgemäß dadurch gekennzeichnet, daß die Integrationseinrichtung aus mindestens einem Integrierkreis besteht, welcher ein kapazitives Integrierglied enthält, weiter aus einer Steuereinrichtung für den Integrierkreis, welcher das Signal DEI aufnimmt und die Richtung des Ladestromes für das kapazitive Glied sowie die Zeit, während welcher dieser Strom fließt in Abhängigkeit von dem Vorzeichen und der Dauer von jedem Pegel steuert, weiter aus einem Schaltkreis zum Zurücksetzen des Integrators auf Null am Ende jeder Integration für jeden der beiden Pegel und aus einem Generator zur Lieferung eines Ladestromes an das kapazitive Integrierglied, welcher proportional zu der Frequenz Fq ist.

Bei einer bevorzugten Ausführungsform der Abtasteinrichtung gemäß der. Erfindung enthält die Integrationseinrichtung einen ersten und zweiten Integrierkreis, eine Umschalteinrichtung zwischen dem Ausgang des Stromgenerators und den Eingängen des ersten und zweiten Integrierkreises, sowie je eine Steuereinrichtung für den ersten Integrierkreis und den zweiten Integrierkreis, je eine Rückstelleinrichtung für den ersten und den zweiten Integrierkreis sowie eine Umschalteinrichtung, welche die Folge der zu integrierenden Signale aufnimmt und den Strom, welcher durch den Stromgenerator abgegeben wird, derart steuert, daß, wenn der erste Integrierkreis angesteuert wird, der zweite auf Null zurückgesetzt wird und umgekehrt.

Weitere Einzelheiten und Vorteile der Abtasteinrichtung nach der Erfindung werden im folgenden anhand von Ausführungsbeispielen in Verbindung mit den anliegenden Zeichnungen erläutert.

909824/091« _u _

In diesen Zeichnungen zeigen:

Fig. 1: Ein Schema eines Abtastkreises gemäß dem Stand der Technik,

Fig. 2: ein Zeitdiagramm der verschiedenen Signale, wie sie in einer entsprechenden Abtasteinrichtung auftreten,

Fig. 3: die Eingangs- und Ausgangssignale einer Integrationseinrichtung, wenn die Eingangssignale eine Phasenverzerrung aufweisen,

Fig. 4: ein Prinzipschema in Form eines Blockdiagramms einer bevorzugten Ausführungsform der Abtasteinrichtung gemäß der Erfindung,

Fig. 5: ein detailliertes Schaltkreisschema des Rückstellkreises der Integriereinrichtung, wie sie in einer Abtasteinrichtung gemäß der Erfindung verwendet wird,

Fig. 6: die Arbeitsweise der Rückstelleinrichtung nach Figur und

Fig. 7: ein ausführliches Schema des logischen Entscheidungskreises der Abtasteinrichtung gemäß der Erfindung.

Zum besseren Verständnisses des grundsätzlichen Funktionierens und des Aufbauens einer Informationsabtasteinrichtung nach' der Erfindung erscheint es zweckmäßig, anhand der Fig. 1, 2 und 3 an den prinzipiellen Aufbau und das Funktionieren einer derartigen Einrichtung zu erinnern, wie sie beispielsweise für ein magnetisches Bandabspielgerät oder andere magnetische Aufzeichnungsträger innerhalb eines Infrations.verarbeitungssystems (magnetische Platten) verwendet werden kann.

Die wesentlichen Einzelelemente einer solchen Einrichtung sind in Fig. 1 dargestellt. Es sind dies:

ein in der Frequenz einstellbarer Oszillator VFO,

ein ümsetzkreis TRANSNIV für die Eingangssignale DE, bestehend aus Impulsformergliedern, welche aus den über die Magnetköpfe ^deä J^U^SßräJiQs. gelesenen Signale Impulse

- 15 -

formen und das Signal DEI abgeben,

die Einrichtung DISENTEG zur Integration des Signals DEI, welches ein Signal DEINT bildet,

- den Entscheidungskreis DECID, welcher das Vorzeichen des integrierten Signals DEINT bestimmt und danach den Wert des Informationsbits.

Der in seiner Frequenz variable Oszillator VFO erhält an seinem Eingang das Eingangssignal DE (siehe Fig. 2), welches von den Impulsformergliedern aus den über die magnetischen Schreib-/ Leseköpfe des (in der Fig. 1 nicht dargestellten) Magnetbandgerätes abgetasteten Signale abgegeben wird. Das Signal DE, welches eine Folge von logischen Impulsen enthält, ist im Binärcode "PE" kodiert, welcher üblicherweise in Magnetspeichern verwendet wird. Das Signal DE enthält eine Folge von Einzelschritten (Binäreinheiten) GB", CB₂, CB₃, CB., CB.₊₁, CB der Periode T-, wobei der Einzelschritt CB₁ von t_n bis t₁, der Schritt CB₉ von t₁ bis t₀, der Schritt CB. von t._₁ bis t> und so weiter

£* I. £λ - Χ. X~™ I X

dauert. Jeder Einzelschritt CB. enthält eine Binärinformation (Informationsbits) und zwar innerhalb des Impulsverlaufes in seiner Mitte, also beispielsweise zum Zeitpunkt (t_Q +-t-)/2 innerhalb der Einheit CB₁, zum Zeitpunkt (t.. + t~) /2 für die Einheit CB-, zum Zeitpunkt (t.* + t.)/2 für die Einheit CB. und so weiter. Wenn an diesen Stellen der Strom nach unten wechselt, soll das entsprechende Bit eine logische Null wiedergeben. Wenn der Strom ansteigt, ist das entsprechende Bit gleich einer logischen Eins.

Aus der Fig. 2 ergibt sich, daß die Einzelschritte CB₁, CB₃, CB., CB.₊₁ Bits mit dem Wert Null wiedergeben. Innerhalb der Einzelschritte CB-, CB,, CB._{+ 1} ist der Bitwert gleich Eins.

Der in der Frequenz variable Oszillator VFO enthält in an sich bekannter Weise einen Phasenkomperator Cf₁ einen spannungsgesteuerten Oszillator VCO, welcher ungesteuert ein Taktsignal H abgibt, dessen Frequenz F„ im wesentlichen gleich mit 1/T_n

ti U

ist. Zu anderen Zeiten entspricht die Frequenz des Signals H der Nominalfrequenz F-, des Eingangssignals DE. d.h., jede Periode

9O9 8 24/(9t4

- 16 -

des Signals H entspricht der Periode T_Q einer Biteinheit. Die Arbeitsweise des Oszillators VFO ist wie folgt:

Der Phasenkomperator erhält auf seinen beiden Eingängen die Signale H und DE, vergleicht die Frequenzen und gibt ein Spannungssignal e = KF_Q proportional zu der Frequenz F_Q, welches dem Eingang des spannungsgesteuerten Oszillators VCO zugeführt wird. Dieser liefert das Signal H, dessen Frequenz proportional zur Spannung e ist. Es ist klar, daß, wenn die Frequenz F„ des Signals H größer ist, als die Nominalfrequenz F_Q des Signales DE, die Spannung e reduziert wird, damit die Frequenz F des Signals H in einem derartigen Sinn verändert wird, daß man schließlich bekommt F_Q s* F . Unter der Bezeichnung F_Q wird im folgenden die Frequenz des Eingangssignals DE ebenso wie die Frequenz des Taktsignals H verstanden.

Der Pegelumsetzkreis TRANSNIV, welcher die beiden Multiplikatoren M. und M~ enthält, transformiert das Eingangssignal DE in ein Signal DEI, welches zur Integration durch die Integriereinrichtung DISINTEC bestimmt ist. Wie aus der Fig. 2 ersichtlich, ist der Pegel des Signals DEI konstant, während der gesamten Dauer T/0 einer Biteinheit (mit Ausnahme, wenn das Signal DE eine Phasenverzerrung während der Periode T_Q einer Biteinheit enthält, wie schon im Einzelnen oben ausgeführt wurde). Der Pegel ist entweder positiv oder negativ, wobei ein negativer Pegel einem Bit mit dem Wert Null und ein positiver Pegel einem Bit mit dem Wert Eins entspricht.

Mit anderen Worten heißt dies, daß der Schaltkreis TRANSNIV für jeden Einheitsschritt aus dem Signal DE, wo der Wert des Bits durch eine ansteigende oder abfallende Impulsflanke innerhalb des Signals dargestellt ist, ein Signal DEI formt, bei welchem der Wert des Bits durch das Vorzeichen von diesem Signal dargestellt ist. Es ist verständlich, daß es leichter ist, den Wert eines Bites von einem Signal DEI als von einem Signal DE abzutasten.

80982A/09H - 17 -

Die Arbeitsweise des Schaltkreises TRANSNIV ist wie folgt:

Der Multiplikator M. empfängt das Signal DE und wandelt dieses um in ein Signal M, mit einer maximalen oder minimalen Amplitude gleich dem Wert A/VT., und -A/Vf^, wobei A eine willkürlich gewählte Konstante ist.

Der Multiplikator M„ erhält einerseits das Signal M, und andererseits das Signal <p(t) proportional zu dem Signal H mit einer maximalen und minimalen Amplitude jeweils gleich mit ( + 1/V¹J_n) und (-1/VTq). Am Ausgang des Multiplikators M₂ erhält man das Signal DEI = M, χ tp(t) .

Die Integriereinrichtung DISINTEG integriert das Signal DEI während jeder Periode T_Q der Biteinheit CB. und gibt das Signal DEINT ab. Das beträgt

DEINT

= / 0 DEI = j ^U hl x fit) dt. /0 /0 ^K

Die logische Entscheidungseinrichtung DECID erhält das Signal DEINT und bestimmt das Vorzeichen am Ende jeder Integrationsperiode T_n einer Biteinheit CB. nahe zum Zeitpunkt t.. Sie liefert das logische Signal SB, das den Wert des Informationsbit entsprechend dieser Einheit enthält während jeder von diesen Perioden etwa zwischen den Zeitpunkten t_Q und t.. , t.. und t₂, tj und t_, und so weiter.

Wenn das Vorzeichen des Signals DEINT positiv ist, ist das logische Signal SB gleich Eins. Wenn das Vorzeichen des Signals DEINT negativ ist, ist das logische Signal SB gleich Null.

Es sei vermerkt, daß das Vorzeichen des Signals DEINT jeweils am Ende einer Integrationsperiode der Biteinheit CB. bestimmt wird, sodaß das Signal SB jeweils den Wert von demjenigen Bit enthält, welches während der Periode der folgenden Biteinheiten CB.₊₁+ zwischen den Zeitpunkten t. und t_i+1 (siehe Fig. 2) auftritt.

&Ö9824/0914

- 18 -

285361?

In der Fig. 3 ist in einer vergrößerten Darstellung die Biteinheit CB. - aus Fig. 2 wiedergegeben. Es wird angenommen, daß die Einheit CB₁₊₁ zwei Verzerrungen oder Phasenfehler der Dauer At₁ und At₀ enthält. Die Signale DE, m ,fit), DEI und DEINT sind in diesem Fall gestrichelt dargestellt (die ideale Biteinheit CB._{+ 1} enthält keine Phasenverzerrungen und ist mit ausgezogener Linie wiedergegeben wie die anderen Einheiten CBw CB₂, CB₃, CB₄, CB_±, CB₁₊₁ und so weiter). Man sieht, daß zwischen den Zeitpunkten t. und (t. und At₁) sowie f. und (ti. und At ) die Amplitude des Signals DEI abrupt von A/T_Q nach -A/Tq wechselt. Daraus ergibt sich, daß zwischen diesen Zeitpunkten das integrierte Signal DEINT einen negativen Abfall aufweist. Daraus ergibt sich, daß am Ende der Integrationsperiode T₀ (Zeitpunkt t_i+1) die Amplitude des Signals DEINT gleich ist mit A' unterhalb von A, also derjenigen Amplitude, die erzeugt würde, wenn das Signal DEINT der Biteinheit CB. .. des Signals DE ohne Anwesenheit eines Phasenfehlers aufgebaut würde. Bei herkömmlichen Einrichtungen wird, wenn die Amplitude A¹ ausreichend ist für die logische Entscheidungseinrichtung DECID, das Vorzeichen des Signals DEINT bestimmt und damit der Wert des Informationsbits der Einheit CB. ₁.

Es ist zu ersehen, daß alle Phasenfehler des Signales DE, das heißt, Fehler aufgrund einer plötzlichen Änderung der Frequenz von diesem Signal, durch den Integrierkreis in eine Amplitudeänderung des Signales DEINT umgeformt werden. Da das Signal DEINT sich linear mit der Funktion der Zeit ändert, kann man den Gesamtfehler (^t, und At₃) und folglich die Änderung der Frequenz des Signals DE ermitteln durch die Änderung der Amplitude (A-A¹ ) .

Aus der in Fig. 3 gewählten Darstellung ergibt sich Aufgabe und Aufbau einer bevorzugten Ausfuhrungsform der Integrationseinrichtung zur Abtastung von Informationen gemäß der Erfindung.

Diese besteht demgemäß aus folgenden Teilen:

909824/091* - 43 -

Der Stromgenerator GCP liefert einen positiven Strom proportional zu der Frequenz F-,

die beiden Integrationskreise INTEG₁ und INTEG₂, die vorzugsweise identisch sind, enthalten vorzugsweise kapazitive Integrationselemente C. und C₂, welche identisch ausgelegt sind,

die Umschalteinrichtung AIG, gebildet durch die Verbindung der zwei identischen Steuereinrichtungen COM₁ und COM₂, steuert die beiden Integrationsschaltungen INTEG₁ und INTE Die Umschalteinrichtung AIG ist bevorzugt ein Multiplexer, welcher aus zwei Unterbrecherschalteinrichtungen (I₁₁ und (I₁₂ ~ ^22^ Gesteht, welche die beiden Steuereinrichtungen COM₁ und COM₂ bilden,

die Rückstelleinrichtung DISRAZ ist aus zwei vorzugsweise identischen Rückstelleinrichtungen ClRCRAZ₁ und CIRCRAZ₂ aufgebaut zum Zurücksetzen der Integrierkreise INTEG₁ und INTEG₂ auf Null.

Die Integriereinrichtung ist ausführlicher in der vorerwähnten französischen Patentanmeldung N° 77.34 162 beschrieben.

Der Stromgenerator GCP, welcher vom Komperator C¹P über den Verstärker AMP eine Steuerspannung ζ proportional zu der Frequenz Fq des Signals DE empfängt, sendet einen Strom i = K₁F- proportional zu der Frequenz F- des Eingangssignals DE aus. Dieser Strom wird von der Umschalteinrichtung AIG empfangen, welche andererseits das zu integrierende Signal DEI sowie das Taktsignal H und ein Signal H/2, welches durch Frequenzteilung des Signals H über den Frequenzteiler DIV gewonnen wird, erhält.

Die Einrichtung AIG liefert diesen Strom zu dem kapazitiven Integrationsglied C₁ der Integrierschaltung INTEG₁ über die Steuereinrichtung COM₁, während der ungeradzahligen Biteinheiten CB₁ , CB₃, CB₅ und CB_2n+1 und zum kapazitiven Integrierglied

009824/0914

- 20 -

des Integrierkreises INTEG₂ über die Steuereinrichtung COM₂

für die Biteinheiten gerader Ordnung CB_Q, CB₃, CB₄, CB_ß/ CB₂

derart, daß die jeweiligen Ladeströme i und Γ der Kondensatoren C₁ und C₃ in ihrem absoluten Wert praktisch gleich sind mit i . Das durch den Integrierkreis INTEG₁ ausgesendete und an den Klemmen der Kapazität C₁ gespeicherte Signal ist dann DEINT₁ (siehe Fig. 2); das durch den Integrierkreis INTEG₂ ausgesendete und an den Klemmen der Kapazität C~ auftretende Signal ist DEINT₃. Das durch die Integrationseinrichtung DISINTEG ausgesendete Signal DEINT ist deshalb gleich dem Signal DEINT₁ während der Perioden der ungeraden Biteinheiten und gleich dem Signal DEINT₂ während der Perioden der geraden Biteinheiten. Das Zurückstellen auf Null des Integrierkreises INTEG₃ durch die Rückstelleinrichtung auf Null CIRCRAZ_ ist wirksam, während der Integrieroperation des Integrierkeises INTEG₁ (ungeraden Biteinheiten) ,also zwischen den Zeitpunkten t.. und t?.. , t₃ und tL usw. Ebenso erfolgt die Rückstellung auf Null des Integrierkreises INTEG₁ über den Rückstellkreis CIRCRAZ₁ während der Integrieroperation des Integrierkreises INTEG₂ (gerade Biteinheiten), also zu den Zeitpunkten von t₂ und t'₂, t. und t'₄. Aus Fig. 2 ist klar zu ersehen, daß die Dauer der Rückstellung auf Null nähnlich (t' - t..), (t'₃ - t₂) , (t'₃ - t₃) innerhalb von T_Q liegt. Jeder der Integratoren ist deshalb zurückgestellt auf Null, bevor ein neuer Integrationsvorgang beginnt.

In der vorgenannten französischen Patentanmeldung N° 77.34 wird gezeigt, daß

a) das Signal H/2 die Integration der Integrierkreise INTEG und INTEG₂ und ihre Rückstellung auf Null über die Rück- ■ stellkreise CIRCRAZ₁ und CIRCRAZ₂ steuert,

b) das Signal H den Anschluß und die Dauer der Integration des Signals DEI durch die Integrierkreise INTEG- und INTEG- bestimmt und

§09824/0914

c) das Signal DEI das Vorzeichen der integrierten Signale DEINT₁ und DEINT₂ durch die Steuerung der öffnung und des Schließens der Schalter I₁₁ - I₇₁ der Steuereinrichtung COM₁ einerseits sowie der Schalter I₁₂ und I₃₂ der Steuereinrichtung COM- andererseits steuert. Während des Zurücksetzens des Integrierkreises INTEG₁ sind die Schalter der mit COM₁ verbundenen Steuereinrichtung geöffnet. Dasselbe gilt für die Rückstelleinrichtung des Integrierkreises INTEG₂,

Auf diese Weise ist, wenn der Integrierkreis INTEG₁ in der Phase des Integrierens ist und wenn DEI positiv ist, der Schalter geschlossen und der Schalter I_?1 geöffnet (zwischen den Zeitpunkten t₂ und t., z.B.). Das integrierte Signal DEINT ist positiv und man sagt, daß man eine positive Integration hat. Der Ladestrom des Kondensators C. ist ebenfalls positiv und wird bezeichnet durch i .

Wenn DEI negativ ist, ist der Schalter I ₁ geöffnet und der Schalter I₃₁ geschlossen. Das Signal DEINT₁ ist somit negativ. Man sagt, daß man eine negative Integration hat. Der Ladestrom ist ebenfalls negativ und wird bezeichnet durch i . Eine identische Beschreibung gilt für den Integrierkreis INTEG₂. Man hat dann:

wenn DEI positiv ist, i = i ,

wenn DEI negativ ist, i = i _.

Die folgende Tabelle zeigt übersichtlich die Arbeitsweise der Umschalteinrichtung AIG mit seinen 4 Schaltern I₁₁/ I₂I" ¹12 und I₃₂ und der Integrierkreise INTEG₁ und INTEG₃, wobei mit Eins jeweils das Schließen eines Schalters und mit Null das öffnen bezeichnet ist. Es sei daran erinnert, daß das Verhältnis ¹C gleich Eins für eine positive Integration und gleich -1

für eine negative Integration ist.

009824/0914 " ^2Z "

	Schalter ¹H	Schalter ^Σ21	Schalter ¹I₂	Schalter I₂₂	O
+ 1	1	O	O	O	O
-1	0	1	O	O	+ 1
O	0	O	1	O	-1
O	O	O	O	1

Die Ladeströme i in jedem der Kondensatoren C₁ und C sind:

C 12

η"' ^C = KF

¹ c Ί*0

Die Spannung V des Signals DEINT an den Klemmen des Kondensators C₁ und C₂ ist am Ende von jeder Periode T_Q der Integration :

^vc ■ £*- ^{x T}o ⁼-cT^Ki^To^xFo^{avec c} = ^C1 = ^C2

= Konstante.

Bei langsamen Änderungen der Frequenz Fq und entsprechend langsamen Änderungen der Laufgeschwindigkeit des Magnetbandes der Magnetbandeinrichtung bleibt die aufgebaute Spannung des Signals an den Ausgangsklemmen der Integrierkreise INTEG₁ und INTEGp konstant (nicht jedoch bei plötzlichen Frequenzänderungen, wie weiter oben ausgeführt wurde unter Beziehung auf die Fig. 2 und 3). Die Integriereinrichtung nach der Erfindung hingegen garantiert große Präzision der Abtastung der Informationen .

Die Integrierkreise INTEG. und INTEG₂ umfassen jeweils einen negativen Stromgenerator GCN₁ und GCN₂, welche mit den Kondensatoren C₁ bzw. C₂ verbunden sind. Aufbau und Arbeitsweise dieser Stromerzeuger sind im Detail in der vorgenannten fran zösischen Patentanmeldung N° 77.34 162 beschrieben.

Der in Fig. 5 dargestellte Rückstellkreis DISRAZ enthält

eine erste Diodenbrücke P₁, welche den Schaltkreis CIRCRAZ

des Integrierkreises INTEG₁ bildet, 009824/09¹H

- eine zweite Diodenbrücke P₀, welche vorzugsweise identisch zur Brücke P. ist und welche den Rückstellkreis CIRCRAZ₂ des Integrierkreises INTEG₂ bildet,

eine Diode DIOD..,
eine Diode DIOD₂ und

- die Transistorschalter Q₁ und Q₀, welche einen Steuerkreis für die Diodenbrücken P₁ und P- bilden.

Die erste Brückenschaltung P₁ enthält in dem dargestellten Ausführungsbeispiel 4 "Schottky-Dioden" P.., P.», P₁₃ und P₁₄, beispielsweise Dioden des Typ¹s HP.5082 - 2813, wie sie durch die Firma Hewlett Packard hergestellt werden. Der Verbindungspunkt P₁S₃ der Brücke P₁ ist mit der Klemme B₁₁ des kapazitiven Elementes C₁ verbunden. Der Verbindungspunkt P₁S₁ ist über einen

Widerstand R,. mit der Diode DIOD₁ und über dem Schalter Q₁ οι Ί ι

mit einer positiven SpannungsguelleV gleich beispielsweise 5 Volt verbünden. Der Verbindungspunkt P₁S. ist mit einer negativen Spannungsquelle V beispielsweise von Minus 5 Volt ver bunden.

Die Klemme P₁S, ist mit der Diode DIOD₂ über einen Widerstand R₁₅₁ und mit einer positiven Spannungsquelle V_p - +5 Volt über den Schalter Q₂ verbunden. Ebenso enthält die Brücke P₂ die Schottky-Dioden P₀₁ bis P₂₄- Die Verbindung P₃So ist verbunden mit der Klemme des kapazitiven Elementes C₀, der Verbindungspunkt P₂ ^S4 ^mit ^der Spannungsquelle V = 5 Volt.

Die Klemme P₀S-. ist verbunden mit der Diode DIOD₁ über den Widerstand R_g2 und mit der Spannungsquelle V_ über den Schalter

Die Kathoden der Dioden DIOD₁ und DIOD₂ sind mit einer negativen Spannungsquelle V= -9 Volt verbunden.

Die Widerstände R₅₁ und R₅₂ sind vorzugsweise identisch, ebenso die Widerstände R_gi und Rg₂. In dem Ausführungsbeispiel der

8Ö9824/0914 ,

Integriereinrichtung gemäß der Erfindung sieht man, daß das Zurückkehren zum Ausgangszustand des Kondensators C₁ durch Entladen des Kondensators erreicht wird, bis die Spannung V_ß11 gleich mit V_R = -5 Volt wird, wobei die andere Klemme an einer Spannung REF liegt, welche gleich ist mit +5 Volt.

Wenn der Kondensator C₁ positiv geladen ist (positive Integration) ,erfährt V_ß11 eine Änderung von V_ß1.. gleich +2 Volt und wird deshalb gleich mit -5 + 2 = -3 Volt. Für eine negative Integration ändert sich V_n. _Λ gleich mit -2 Volt und man hat

D I I

dann V_ß11 = -5 -2 = -7 Volt.

In der französischen Patentanmeldung N° 77.34 162 wird dann gezeigt, daß nach einer positiven Integration (z.B. durch den Rückstellkreis CIRCRAZ₁, die Schlußfolgerung ist identisch für den Kreis CIRCRAZ₂), wie aus Fig. 6A, ersichtlich die Dioden P₁₁ und P₁₃ geöffnet sind, während die Dioden P₁₂ und P₁₄ gesperrt bleiben. Der Kondensator C₁ entlädt sich über die Diode P₁₃ und den Widerstand Pc₁/ bis die Potentiale der Punkte P₁S₃ und P₁S₄ gleich sind. Die Kapazität C₁ ist dann vollständig entladen und daher ist der Integrierkreis INTEG₁ auf Null zurückgestellt. Nach einer negativen Integration (Fig. 6C) sind die Dioden P₁₁ und P₁^ gesperrt, während die Dioden P₁₀ und P₁- geöffnet sind. Der Kondensator C₁ entlädt sich über die Diode P₁₂ und den

Widerstand R/-., bis das Rtential der Punkte P₁S₀ und P₁S. identisch oi ι 2. ι 4

sind, der Integrierkreis INTEG₁ ist damit auf Null zurückgestellt. Die Zeitkonstante des Rückstellkreises des Kondensators C₁, sei es im Fall einer positiven Integration (Kreis C₁ - Diode P₁₃ Widerstand ^R ₅₁)/ sei es im Fall einer negativen Integration (Kreis C₁ - Diode P₁₂ - Widerstand Rg₁) ist derart ausgelegt, daß (t ₁ - t,) = (t ₂ - t₂) = (t ₃ - t₃) <T₀ gilt.

Gemäß einer Besonderheit der Erfindung erlaubt der logische Entscheidungskrexs DECID der Informationsabtasteinrichtung neben der Bestimmung des Wertes der Informationsbit die Feststellung des Einflusses des Phasenfehlers für jede der Biteinheiten CB. zu bestimmen durch Vergleich der Amplitude A des Signales DEINT zum Zeitpunkt t. (siehe Fig. 3) mit einer frei wählbaren Ver-

809824/0914

- 25 -

gleichsspannung V gleich einem vorgegebenen Teil der Maximumamplitude A, beispielsweise 0,25 A, 0,30 A, 0,35 A oder 0,40 A.

Wie aus Fig. 7 zu ersehen, besteht der logische Entscheidungskreis DECIP der Abtasteinrichtung gemäß der Erfindung aus:

einem stabilisierten Stromgenerator STAB, einem Differentialverstärker AMPDIF,

- einem Entscheidungselement ELDEC, einem Phasenfehleranzeigeelement INDER,

- einer Vergleichsspannungsquelle DS für die Vergleichsspannung V„ und

Komeratoren COMP., COMP₂ und COMP₃.

Der Differentialverstärker AMPDIF enthält die vorzugsweise identischen Transistoren T₁ und T„, deren Emitter über die Widerstände r.. und r~ mit dem stabilisierten Stromgenerator STAB miteinander verbunden sind. Die Kollektoren von diesen sind mit einer nicht dargestellten Spannungsquelle SC zur Abgabe einer konstanten Spannung V₁ = +5 Volt in dem beschriebenen Ausführungsbeispiel über einerseits R₃ und den Widerstand R₁ für den Transistor T- und andererseits über den Widerstand R^ und dem Widerstand R. für den Transistor Tj verbunden.

und

Vorzugsweise ist r.. = r„

R₃ = R₄.

Die Quelle SR für die konstante Vergleichsspannung V„ wird aus der Quelle SC und dem Widerstand R_? gebildet.

Die Arbeitsweise des logischen Entscheidungskreises DECID ist wie folgt:

Der Generator STAB liefert einen stabilisierten Strom I,

-26- 285361?

welcher den Emittern der Transistoren T₁ und T_ über die Widerstände r.. und r₂ zugeführt wird. Die Transistoren T₁ und T- empfangen jeweils an ihren Basen die Signale DEINT₁ und DEINT₂.

Am Ausgang S₁ des Transistors T₁ (an seinem Kollektor) erhält man das Signal ν = (DEINT = DEINT₂). Am Ausgang S₂ des Transistors T₂ (an seinem Kollektor) erhält man das Signal -v = (DEINT₁ - DEINT₂). Das Signal ν wird am positiven Eingang E des Komperators COMP₁ und am negativen Eingang E₂ des Komperators empfangen. Das Signal -v liegt am negativen Eingang E. des Komperators COMP₁ und am negativen Eingang E- des Komperators COMP-.. Die Vergleichssignale V£ = (V₁ - R₂I)f welches von der Spannungsquelle SR geliefert wird, wird von dem positiven Eingang E_ und E, der Komperatoren COMP₂ und COMP₃ aufgenommen.

Die Spannungsdifferenz zwischen den Eingängen E₁ und E₁ des Komperators COMP₁ ist gleich mit v- (-v) = + 2 Volt.

Bei Betrachtung der Fig. 2 sieht man, daß am Ende von jeder Integrierperiode T_Q einer Biteinheit CB., d.h., zu den Zeitpunkten t₁. t_, t.. ..., t. , ..., t das Vorzeichen des Signals ν dasselbe ist wie dasjenige des Signals DEINT.

Der Komperator COMP₁ liefert deshalb ein Signal Δ1 , welches konstant ist und welches dasselbe Vorzeichen zu den vorgenannten Zeitpunkten t.., t₂, t₃, t. hat, wie das Signal DEINT. Dieses Signal wird an dem logischen Entscheidungselement ELDEC empfangen, das das Signal SB aussendet.

Die Spannungsdifferenz zwischen den Eingängen E_ und E₂ des Komperators COMP₂ ist gleich mit (ve - v), während die Spannungsdifferenz zwischen den Eingängen E₃ und E₃ des Komperators COMP, gleich ist mit (v£ + v). Die Ausgangssignale Δ2 und «Δ3 von jedem der Komperatoren COMP₃ und COMP₃ sind konstant und jeweils von demselben Vorzeichen wie (v£ - v) und (v£ + v). Für die Arbeitsweise der Komperatoren COMP₂ und COMP₃ sind zwei Fälle zu betrachten. §§$824/0914

A) Wenn V positiv ist (nach einer positiven Integration),

1. Ist V£ - ν > 0, was bedeutet, daß ν unterhalb von V liegt. Dies bedeutet, daß der Phasenfehler sehr bedeutend ist. In diesem Fall wird ein Fehler festgestellt.

2. V£"■-- ν < 0 bedeutet, daß ν oberhalb von V liegt. Dies betrachtet man nicht als einen Fehler. In den Fällen 1 und 2 hat man V£ + v>0. Bei einem wesentlichen Phasenfehler sind die beiden Signale s^ und S₃ an den Eingängen des Fehleranzeigeelements INDER (das beispielsweise eine UND-Schaltung sein kann), < Das Äusgangssignal ERROR wird durch diese Vorschaltung als eine logische Eins empfangen.

Tritt kein Phasenfehler auf, sind die beiden Signale S₂ und S₃ an dem Eingang der Torschaltung im Vorzeichen entgegengesetzt. Das Ausgangssignal ERROR ist dann eine logische Null.

B) Wenn ν negativ ist (nach einer negativen Integration) hat man:

1. V£ + ν > 0, dann ist IvI < Vr, ein Phasenfehler liegt vor,

2. vg + ν < 0, kein Phasenfehler.

In den beiden Fällen 1 und 2 ist Vg - ν > 0.

Man sieht, daß der vorstehende Fall wieder hergestellt wird. Im Phasenfehlerfall sind die beiden s₂ und S₃ positiv, sodaß das Signal ERROR gleich einer logischen Eins entspricht. Im "Nichtfehlerfall" ist S₂ und S₃ von entgegengesetzter Polarität und das Signal ERROR entspricht einer logischen Null.

809:824/0914

Leerseife

Claims

Dipl.-Ing. RUDOLF SEI BERT

Rechtsanwalt u. Patentanwalt

TattenbachstraBe 9

8000 MÖNCHEN 22

Anwaltsakte 3352

Einrichtung zum Abtasten einer Signalfolge

PATENTANSPRÜCHE

Einrichtung zum Abtasten einer in Form einer Folge von elektrischen Signalen der Frequenz F_Q gebildeten Informationen mit Hilfe eines durch die Signalfolge synchronisierbaren Taktversorgungskreises, welcher ein Taktsignal H der Frequenz F_fl abgibt,
- einer Pegelumsetzstufe, welche die Signalfolge und das Taktsignal auswertet und ein Signal DEI, das aus einer Folge von positiven und negativen Stufen besteht, bildet,

einer Integrierstufe, welche aus dem Signal DEI ein Signal DEINT bildet, und

einem Logikkreis (Entscheidungskreis), welcher das Signal DEINT empfängt, dessen Vorzeichen bestimmt und Informationsbits erzeugt, deren Wert eine Funktion vom Vorzeichen ist,

dadurch gekennzeichnet, daß die Integrierstufe (DISINTEC)

- mindestens einen Integrierkreis mit einem Kondensator

(c) als Integrierglied,

- einen Integrationssteuerkreis, welcher das Signal DEI aufnimmt und die Laderichtung des Kondensators sowie

809824/0914

- 3 ORIGINAL INSPECTED

285361?

die Zeit, während welcher der Ladestrom fließt, abhängig vom Wert und der Dauer jeder Biteinheit steuert,

einen Rücksetzkreis (GCN) zum Zurücksetzen der Integrierstufe auf 0 am Ende der Integration jeder Biteinheit sowie

- einen Generator, welcher dem kapazitiven Integriergleid einen der Frequenz Fq proportionalen Ladestrom liefert,

enthält.
2) Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Integrierstufe zwei Integrierkreise, einen Verzweigungskreis, welcher den Ausgang des Stromgenerators mit den Eingängen beider Integrierkreise verbindet, und je eine Steuereinrichtung für die beiden Integrierkreise mit je einer Rückstelleinrichtung für die beiden Integrierkreise zum Zurückstellen dieser Kreise auf 0 enthält, wobei der Verzweigungskreis die Folge der zu integrierenden Signale sowie den vom Stromgenerator abgegebenen Strom derart verarbeitet, daß, wenn der erste Integrierkreis wirksam ist, der zweite durch die Rückstelleinrichtung auf 0 gesetzt wird und umgekehrt.
3) Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede Rückstelleinrichtung zum Rücksetzen eines Integrierkreises auf Null eine Gleichrichterbrücke und eine Steuereinrichtung für die Brücke enthält, wobei ein Anschluß einer der Brückendiagonalen mit einem der Anschlüsse des kapazitiven Integriergliedes des Integrierkreises verbunden ist, während der andere Anschluß an einer konstanten Vergleichsspannung liegt, an der auch der zweite Verbindungspunkt der ersten Brückendiagonale angeschlossen ist, und wobei die andere Brückendiagonale mit ihren Anschlußpunkten mit den Ausgängen der Steuereinrichtung verbunden ist, welche zwei Signale unterschiedlicher aber jeweils konstanter Spannung abgibt.

909824/0914 _₄_

-a-
4) Einrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Abtastkreis einen Differenzverstärker aufweist, welchem über den ersten und zweiten Eingang die Ausgangssignale der beiden Integrierglieder zugeführt werden und welche an einem ersten Ausgang ein Signal ν gleich der Differenz der Ausgangssignale beider Integrierglieder und an seinem zweiten Ausgang ein entgegengesetztes Signal -ν abgibt, daß weiter eine Vergleichsspannungsquelle V£, ein erster Komparator zum Vergleich der Signale ν und -v zur Weitergabe an ein logisches Element, welches Informationsbits entsprechend dem Vorzeichens des Signals ν weitergibt, daß ein zweiter und ein dritter Komparator vorgesehen sind, welche die Vergleichsspannung vg· und das Signal ν bzw. die Vergleichsspannung ν ζ und das Signal -v zugeführt werden und deren Ausgangssignale an ein Anzeigeelement zur Anzeige eines Phasenfehlers abgegeben werden, das ein Signal zur Anzeige auslöst, wenn die Amplitude des integrierten Signals DEINT am Ende jeder Integration unterhalb oder oberhalb der Vergleichsspannung V£ liegt.

909 8 2U0 9U