DE2849368A1

DE2849368A1 - Anordnung zum integrieren einer folge von elektrischen signalen

Info

Publication number: DE2849368A1
Application number: DE19782849368
Authority: DE
Inventors: Jean-Claude Lamare; Christian Maury
Original assignee: Bull SA
Current assignee: Bull SA
Priority date: 1977-11-14
Filing date: 1978-11-14
Publication date: 1979-05-17
Also published as: JPS5479018A; GB2011208A; JPS6412028B2; DE2849368C2; FR2408891B1; NL7811273A; GB2011208B; US4188620A; FR2408891A1

Description

Patentanwälte

Dipl.-lng. Dipl.-Chem. Dipl.-tng.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernstaergerstrasse 19

8 München 60

Unser Zeichen: C 3214 9.November 1978

COMPAGNIE INTERNATIONALE POUR L'INFORMATIQUE CII-Honeywell Bull

94, Avenue Gambetta 75020 Paris

Anordnung zum Integrieren einer Folge von elektrischen Signalen

Die Erfindung bezieht sich auf eine Anordnung zum Integrieren einer Folge von elektrischen Signalen. Insbesondere eignet sie sieh für die Anwendung bei elektronischen Schaltungen zum Lesen von Informationen, die auf magnetischen Aufzeichnungsträgern, beispielsweise auf Magnetbändern, gespeichert sind.

Der Einfachheit halber wird die Erfindung bei ihrer Anwendung in einer Anordnung beschrieben, mit deren Hilfe Informationen, die auf Magnetbändern eines Magnetbandgeräts gespeichert sind, gelesen werden können, doch gilt die Beschreibund natürlich auch für alle anderen Anordnungen zum Lesen von Informationen, die ihr in Form elektrischer Signale zugeführt werden.

In den derzeit eingesetzten Informationsverarbeitungssystemen werden Magnetbandgeräte häufig wegen ihrer großen Speicherkapazität und wegen der relativ kurzen Zeitdauer angewendet, die die Schreib-Lese-Magnetköpfe Schw/Ba

909820/086B

für den Zugriff auf eine an einem beliebigen Punkt der magnetischen Aufzeichnungsbänder enthaltenen Information im Anschluß an den Zeitpunkt benötigen, an dem diese Magnetköpfe vom Informationsverarbeitungssystem den Befehl zum Zugriff auf diese Information empfangen.

Bekanntlich enthalten die Magnetbänder die Informationen in codierter Form in parallelen Aufzeichnungsspuren, deren Breite einige Zehntel Millimeter nicht übersteigt. Die am häufigsten verwendeten Codierungsformen sind binäre Codierungen. Üblicherweise sind neun Spuren vorhanden.

In der Praxis enthalten die Magnetbandgeräte nur ein auswechselbares Magnetband, das durch ein anderes ersetzt wird, nachdem die dieses Magnetband betreffenden Lese- und/oder Schreibvorgänge beendet sind.

Jeder Lesespur eines Bandes ist ein Lese-Schreib-Kopf zugeordnet, der in einem sehr kleinenAbstand, praktisch im Abstand Null von diesem Band, angebracht ist. Das Band läuft in nichtkontinuierlicher Weise vor der Gruppe der Magnetkopfä vorbei, die jedem der Aufzeichnungsspuren zugeordnet sind. Diese Vorbeibewegung stellt sich zeitlich gesehen als eine Folge von Elementarabläufen dar, die jeweils folgende Bewegungsphasen enthalten:

a) eine Anlaufphase, in der das Band mit starker Beschleunigung auf die Bandgeschwindigkeit gebracht wird;

b) eine Laufphase, in der sich das Band mit der im wesentlichen konstanten Geschwindigkeit V_Q bewegt;

c) eine Bremsphase, in der das Band bis zum vollständigen Stillstand stark verzögert wird.

909820/0366

In der Praxis werden die Informationen während jedes Elementarablaufs am Ende der Anlaufphase im Verlauf der Laufphase mit der konstanten Geschwindigkeit V_Q gelesen.

Als langsame Bandgeschwindigkeitsschwankungen werden die Schwankungen um die Geschwindigkeit Vq bezeichnet, die während des Lesens der Informationen stattfinden. Diese Schwankungen können gewöhnlich +_ 23% der Geschwindigkeit Vq und sogar manchmal bis zu 5090 erreichen. Ihre Dauer beträgt einige Bruchteile von Millisekunden. Andrerseits werden Momentanschwankungen der Bandgeschwindigkeit diejenigen GeschwindigkeitsSchwankungen genannt, deren Dauer ungefähr 100 bis 1000 mal kleiner als die Dauer der oben definierten langsamen Schwankungen ist.

Es sei daran erinnert, daß das englische Wort "bit" gleichzeitig eine Binärziffer "1'I oder ¹¹Oi' und _aine physikalische Darstellung dieser Ziffer etwa in Form einer magnetischen Aufzeichnung oder in Form eines digitalen elektrischen Signals bezeichnet; ein solches elektrisches Signal kann nur zwei Werte annehmen, nämlich den-Digitalwert "0" und den Digitalwert "1", wobei der Digitalwert "0" üblicherweise einer Spannung mit dem Wert 0,entspricht, während der Digitalwert "1" einer Spannung +V mit dem Wert 5V entspricht.

Gleichzeitig sei daran erinnert, daß ein elektrisches Analogsignal als ein Signal definiert ist, dessen Spannungswert sicn kontinuierlich zwischen den Spannungswerten an einer positiven und an einer negativen Spannungsklemme ändern kann.

909820/0868

Die auf dem Magnetband in binär codierter Form aufgezeichneten Informationen werden als "Informationsbits¹¹ bezeichnet.

Wenn diese Informationsbits vor der Gruppe der Schreib/ Lese-Magnetköpfe vorbeilaufen, von denen jeweils einer jeder Aufzeichnungsspur zugeordnet ist, gibt jeder dieser Köpfe eine Folge von elektrischen •Analogsignalen ab, die von Signalformerschaltungen in eine Folge von elektrischen Rechteckimpulsen umgeformt werden. Die Spannung dieser Impulse ändert sich zwischen einem Minimumwert V^ und einem Maximumwert V „. Zur Vereinfachung der Erläuterung werden nur. die von einem einzigen Magnetkopf gelieferten Signale betrachtet; die gleichen Überlegungen gelten jedoch auch für die von den anderen Magnetköpfen gelieferten Signale. Als ansteigende Flanke eines elektrischen Impulses wird der Abschnitt des Impulses bezeichnet, bei dem die Spannung vom Wert V_min auf den Wert V übergeht. Als abfallende Flanke wird der Abschnitt eines Impulses bezeichnet, bei dem die Spannung vom Wert V_max auf den Wert V₀₁J_1n übergeht.

Beim Schreiben von Informationen auf Magnetbändern werden am häufigsten solche Binärcodes verwendet, bei denen nach dem Lesen und Formen der Signale ein Bit mit dem Wert "1" der ansteigenden Flanke eines Impulses entspricht, während ein Bit mit dem Wert "0" der abfallenden Flanke eines Impulses entspricht.

Die Folge aus elektrischen Rechteckimpulsen bildet ein im wesentlichen periodisches Signal DE mit der mittleren Nennfrequenz F_Q und der Periode T_Q, wobei diese Folge als eine Folge aus ElementarSignalen definiert wird, die mit "Bitzellen" der Dauer T_Q bezeichnet wird. In den nachfolgenden Ausführungen wird die Periodendauer T_Q als "Periodendauer einer Bitzelle" bezeichnet. Die Frequenz F_Q ist natürlich der Bandlaufgeschwindigkeit

909820/08 66

proportional . Je größer die Laufgeschwindigkeit ist, desto größer ist die Anzahl der vom Magnetkopf während der Zeiteinheit gelesenen Informationen. Die Frequenz F_Q entspricht der Geschwindigkeit Vq. Jeder Geschwindigkeitsänderung des Magnetbandes entspricht eine ebensolche Frequenzänderung. Das bedeutet, daß einer langsamen Geschwindigkeitsschwankung eine langsame FrequenzSchwankung entspricht und daß einer momentanen Geschwindigkeitsschwankung eine momentane Frequenzschwankung entspricht»

Wenn t der Zeitpunkt ist, an dem eine gegebene Bitzelle beginnt, dann wird der Zeitpunkt (^₀ ^{+ T}c/²^ ^als "Bitzellenmitte¹¹ bezeichnet, und der Zeitpunkt (t_Q + T₀) wird »Bitzellenende" genannt. Jede Zelle enthält eine ansteigende Impulsflanke oder eine abfallende Impulsflanke in der Mitte der Zelle und gegebenenfalls eine ansteigende oder abfallende Impulsflanke am Zellenende. Nur ansteigende oder abfallende Flanken in der Mitte der Bitzellen werden alsFlanken betrachtet, die Bits entsprechen.

Das Signal DE wird zur Anordnung zum Lesen der auf dem Magnetband des Bandgeräts gespeicherten Informationen übertragen. Mit Hilfe einer solchen Anordnung soll der Wert jedeis auf dem Magnetband aufgezeichneten Informationsbits bestimmt werden.

Der Betrieb dieser Anordnung findet gemäß den drei folgenden Phasen statt:

Ablauffolge 1;

Erkennen derjenigen ansteigenden oder abfallenden Impulsflanken des Signals DE, die Informationsbits entsprechen, d.h. derjenigen Flanken, die in der Mitte der Bitzellen liegen;

909820/08S6

Ablauffolge 2:

Umwandeln jeder dieser zu einer gegebenen Bitzelle gehörigen Impulsflanken in ein Signal, dessen Amplitude während der Periodendauer T_Q dieser Zelle konstant bleibt, wobei eine ansteigende Flanke in ein Signal mit konstanter positiver Amplitude umgewandelt wird, die als "hoher Pegel" bezeichnet wird, während eine abfallende Flanke in ein Signal mit konstanter negativer Amplitude umgewandelt wird, die als "niedriger Pegel" bezeichnet wird; die Gruppe der Signale mit konstanter positiver oder negativer Amplitude wird als Signal DEI bezeichnet.

Ablauffolge 5:

Bestimmen des Werts des Bits entsprechend jeder Zelle im Signal DEI während jeder Periodendauer T_Q einer Bitzelle, wobei ein hoher Pegel einem Bit mit dem Wert "1" entspricht, während ein niedriger Pegel einem Bit mit dem Wert'O" entspricht.

Unvollkommenheiten des Magnetbandes und der Lese-Magnetköpfe sowie langsame oder momentane Geschwindigkeitsschwankungen des Bandes ergeben in dem vom Kopf gelesenen Signalen sowohl hinsichtlich der Amplitude als auch hinsichtlich der Phase eine Verzerrung, was bedeutet daß die Amplitude dieser Signale abgesdhwächt wird und daß die Phase verschoben wird. Diese Verzerrung wird von den elektronischen Signalformerschaltungen und von der Informationsleseanordnung noch gesteigert. Es zeigt sichf außerdem, daß diese Verzerrung umso größer ist, je dichter die Informationen auf dem Magnetband aufgezeichnet sind, also je größer die pro Längeneinheit des Magnetbandes aufgezeichnete Anzahl von Informationen, ist.

909820/0866

Diese Phasen- und Amplitudenverzerrung der Signale DE und DEI kann relativ groß sein.

Es sind einfache und wirksame Informationsleseanordnungen für Magnetbandgeräte bekannt, mit deren PIiIfe die Informationsbits mit großer Präzision trotz einer großen Phasen- und Amplitudenverzerrung des Signals DEI gelesen werden können. Eine solche Anordnung ist insbesondere in der französischen Patentschrift 21 38 029 beschrieben. In einer solchen Anordnung erfolgt die Bestimmung des Werts der Bits (Ablauffolge 3) mit Hilfe einer Integrationsanordnung, die jeden hohen und niedrigen Pegel des Signals DEI im Verlauf der Periodendauer T_Q der entsprechenden Bitzelle integriert. Die Periodendauer T_Q wird auch als Integrationsperiode bezeichnet. Es wird auch angegeben, daß die Integrationsanordnung während jeder Integrationsperiode T_Q einen IntegrationsVorgang durchführt.

Im Verlauf dieses ,Vorgangs muß am Ende jeder Periodendauer T₀ einer Bitzelle nur das Vorzeichen des mit DEINT bezeichneten integrierten Signals bestimmt werden, damit der Wert des entsprechenden Bits erkannt wird. Wenn das Signal DEINT positiv ist, hat das Bit den Wert "1". Wenn es negativ ist, hat das Bit den Wert "0". Die Integrationsanordnung muß natürlich nach jedem Integrationsvorgang wieder in einen Anfangsruhezustand zurückgeführt werden, der zeitlich gleichbleibt, damit das Vorzeichen des integrierten Signals DEINT bezüglich eines konstanten Bezugspegels genau bestimmt werden kann. Sprachlich unrichtig wird gesagt, daß die Integrationsanordnung auf Null zurückgestellt wird. Wenn sie nicht auf Null

909820/0866

zurückgestellt worden ist, könnte dies zu Fehlern bei der Bestimmung des Vorzeichens und folglich zu Fehlern bei der Bestimmung des Werts der Informationsbits führen.

Die in der erwähnten französischen Patentschrift 21 38 029 beschriebene Integrationsanordnuhg enthält einen Integrator, der ein kapazitives Integrationselement C enthält, dessen Ladestrom von einem Generator geliefert wird, der einen von der Frequenz F_Q des zu integrierenden Signals DEI abhängigen konstanten Strom liefert, eine Integrationssteuervorrichtung, die das Signal DEI empfängt und die Richtung und dieZeit des Ladestromflusses im kapazitiven Integrationselement C so steuert, daß die Zeit gleich der Periodendauer T_Q ist und daß das Vorzeichen des an seinen Klemmen am Ende der Integrationsperiode T_Q abgenommenen integrierten Signals DEINT mit dem Vorzeichen des Signals DEI übereinstimmt,und eine Integratornullstellschaltung, die den Integrator am Ende jedes IntegrationsVorgangs auf Null stellt.

Da die an den Klemmen des kapazitiven Integrationselements C gemessene Spannung ν des Signals DEINT bei konstantem Ladestrom eine lineare Zeitabhängigkeit hat, ergibt sich am Ende jeder Integrationsperiode

C ~ 0 ⁼ F~~ ' darin gilt: k = I/C, I = konstanter Ladestrom.

Daraus folgt, daß sich diese Spannung Vp in Abhängigkeit von der Frequenz F_Q der Signale OK und DEI und somit in

909820/0866

Abhängigkeit von den langsamen oder momentanen Geschwindigkeitsänderungen des Magnetbandes des Bandgeräts ändert. Die Auswirkungen dieser Änderungen auf die Spannung V_c verringern zusammen mit den Auswirkungen der bereits erwähnten Phasen- und Amplitudenverzerrung die Genauigkeit der Integration und folglich die Genauigkeit der Bestimmung des Werts der Informationsbits.

Mit Hilfe der Erfindung können diese Nachteile beseitigt werden, indem die Auswirkungen langsamer Schwankungen der Frequenz F_Q auf die Spannung Vp dadurch kompensiert werden, daß dem Integrationselement C ein dieser Frequenz F₀ proportionaler Ladestrom zugeführt wird.

Auf diese Weise bleibt die Spannung Vp unabhängig von langsamen Schwankungen der Frequenz F_Q und somit von Schwankungen der Bandgeschwindigkeit konstant, wobei sie bei den momentanen Frequenzschwankungen eine ausreichende Amplitude beibehält, damit das Vorzeichen des integrierten Signals DEINT mit ausreichender Genauigkeit bestimmt werden kann.

Nach der Erfindung ist eine Anordnung zum Integrieren einer Folge von elektrischen Signalen mit wenigstens einem Integrator, der ein kapazitives Integrationselement enthält, einer Integrationssteuervorrichtung, die die Folge von elektrischen Signalen empfängt und das Vorzeichen des in dem kapazitiven Element fliessenden Ladestroms und die Zeitdauer steuert, in der der Strom in Abhängigkeit von der Richtung und der Dauer jedes Signals der Folge in dem kapazitiven Element fließt, und einer Nullstellschaltung für den Integrator,

0 9820/0866

die diesen am Ende des Integrationsvorgangs jedes Signals auf Null zurückstellt, gekennzeichnet durch einen Generator, der an das kapazitive Integrationselement einen Ladestrom liefert, der der Nennfrequenz F_Q der Folge von elektrischen Signalen proportional ist.

Eine bevorzugte Ausführungsform der Erfindung für die Integration einer Folge von Signalen mit der hohen Frequenz F_Q besteht darin, daß ein erster Integrator und ein zweiter Integrator vorgesehen sind, daß zwischen den Ausgang des Stromgenerators und die Eingänge der beiden Integratoren eineVerteilereinheit eingefügt ist,die eine Steuervorrichtung für den ersten Integrator sowie eine Steuervorrichtung für den zweiten Integrator enthält, daß eine Nullstellschaltung für den ersten Integrator und eine Nullstellschaltung für den zweiten Integrator vorgesehen sind, und daß die Verteilereinheit die Folge der zu integrierenden Signale und den vom Stromgenerator gelieferten Strom in der Weise empfängt,daß der eine der beiden Integratoren in Betrieb ist, während der andere von der ihm zugeordneten Nullstellschaltung auf Null zurückgestellt wird.

Eine solche Integrationsanordnung, die einen gemeinsamen Stromgenerator für die beiden Integratoren enthält, ist genauer, zuverlässiger und kostengünstiger als bekannte Integrationsanordnungen, insbesondere als die in der erwähnten französischen Patentschrift 21 38 029 beschriebenen Anordnungen.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:

909820/086

Fig.1 ein Schaltbild zur Erläuterung des Arbeitsprinzips einer Informationsleseanordnung mit einer Integrationsanordnung ,

Fig.2 ein Zeitdiagramm verschiedener Signale, die an verschiedenen Stellen der Informationsleseanordnung abgegriffen werden,

Fig.3 ein Diagramm zur Veranschaulichung der Eingangsund Ausgangssignale einer Integrationsanordnung, wenn das Eingangssignal Phasenverzerrungen aufweist,

Fig.4 ein Prinzipblockschaltbild einer bevorzugten Ausführungsform der erfindungsgemäßen Integrationsanordnung,

Fig.5 ein genaues Schaltbild eines Abschnitts der in Fig.4 dargestellten erfindungsgemäßen Integrationsanordnung,

Fig.6 ein genaues Schaltbild der Nullstellschaltung der erfindungsgemäßen Integrationsanordnung und

Fig.7A, 7B und 7C Diagramme zur Erläuterung der Arbeitsweise der in Fig.6 dargestellten Nullstellschaltung.

620/0883

Zum besseren Verständnis des Arbeitsprinzips und des Aufbaus der erfindungsgemäßen Integrationsanordnung sei zunächst an Hand der Figuren 1, 2 und 3 an das Aufbau- und Arbeitsprinzip einer Anordnung zum Lesen von Informationen erinnert, die beispielsweise auf einem Magnetband eines Bandgeräts oder auf irgendeinem anderen magnetischen Aufzeichnungsträger eines Magnetspeichers (insbesondere auf Magnetplatten) aufgezeichnet sind, der einem Informationsverarbeitungssystem angehört.

Die verschiedenen wesentlichen Baueinheiten einer solchen Schaltungsanordnung sind in Fig.1 dargestellt. Diese Baueinheiten sind :

- der frequenzveränderliche Oszillator VFO;

- die Umsetzerschaltung TRANSNIV, die das Eingangssignal DE, das von den Signalformerschaltungen für die von den Magnetköpfen des Bandgeräts gelesenen Signale kommt, umsetzt und das Signal DEI liefert;

- die Integrationsanordnung DISINTEG für das Signal DEI, die das Signal DEINT liefert;

- die Entseheidungsschaltung DECID, die das Vorzeichen des integrierten Signals DEINT und folglich den Wert der Informationsbits bestimmt.

Der frequenzveränderliche Oszillator VFO empfängt nach Fig.2 an seinem Eingang das Eingangssignal DE, das von den Signalformerschaltungen abgegeben wird, die

909820/086S

die Folge der von den Schreib/Lese-Magnetköpfen des in Fig.1 nicht dargestellten Bandgeräts gelieferten Signale formen. Das aus einer Folge digitaler Impulse bestehende Signal DE ist hier mit einer Codierung im Binärcode ^!tPE" (Richtungstaktschrift) dargestellt, einem Code , der häufig in Magnetspeichern angewendet wird. Das Signal DE enthält eine Folge von Bitzellen CB₁, CBg» CB,, CB₁, CB_i+1 , CB_n mit der Periodendauer T_Q; die Bitzelle CB₁ liegt zwischen den Zeitpunkten t_Q und t>|, die Bitzelle CBg liegt zwischen den Zeitpunkten t^ und tp_f die Bitzelle CB₁ liegt zwischen den Zeitpunkten t._^ und t. usw. Jede Bitzelle CB. enthält ein Informationsbit, dessen Wert von der Art der in der Mitte der Zelle CB₁ liegenden Impulsflanke abhängt, also von der Flanke im Zeitpunkt(t_Q+ t,,)/2 für die Zelle CB₁ (ΐ_ή + t₂)/2 für die Zelle CB₂ Ct_1-1 + t_i)/2 für die Zelle CB₁ usw. Wenn diese Flanke eine abfallende Flanke ist, dann hat das entsprechende Bit den Wert "0". Wenn die Flanke eine ansteigende Flanke ist hat das entsprechende Bit den Wert "1".

In Fig.2 ist zu erkennen, daß in den Bitzellen CB₁, CB₂, CB^,CB₁₊₂ das entsprechende Informationsbit den Wert "0" hat. Für die Zellen CB,, CB₁, CB₁₊₁ hat das Informationsbit den Wert "1".

Der frequenzveränderliche Oszillator VFO enthält bekanntlich einen Phasenkomparator C^ und einen spannungsgesteuerten Oszillator VCO, und liefert ein Abtasttaktsignal. H, dessen Frequenz F_H im wesentlichen den Wert 1/T_Q hat.

90982G/0866

Mit anderen Worten bedeutet dies, daß die Frequenz des Signals H der Nennfrequenz F_Q des Eingangssignals OE entspricht, wobei jede Periode des Signals H der Periode Tq einer Bitzelle entspricht.

Der Oszillator VFO arbeitet folgendermaßen:

Der Phasenkomparator, der an seinen zwei Eingängen die Signale H und DE·.empfängt,vergleicht die Frequenz dieser Signale und liefert ein Spannungssignal e = kF_Q, das der Frequenz F_Q proportional ist; dieses Signal wird an den Eingang des spannungsgesteuerten Oszillators VCO angelegt. Dieser Oszillator liefert das Signal H, dessen Frequenz der Spannung e proportional ist. Wenn die Frequenz F_Q des Signals H größer als die Nennfrequenz Fq des Signals DE ist, ist die Spannung e verringert, so daß aus diesem Grund die Frequenz F_H des Signals H so verändert wird, daß sich schließlich ergibt: FqE2F_h. Mit F_Q werden daher von nun an die Frequenz des Eingangssignals DE und die Frequenz des Taktsignals H bezeichnet.

Die Pegelumsetzungsschaltung TRANSNIV, die zwei Multipliziereinheiten M^ und M2 enthält, setzt das Eingangssignal DE in ein Signal DEI um, das für die Integration durch die Integrationsanordnung DISINTEC bestimmt ist. Wie aus Fig.2 zu erkennen ist, ist der Pegel des Signals DEI während der gesamten Periodendauer T_Q einer Bitzelle konstant (außer dann, wenn das Signal DE während der Periodendauer T_Q einer Bitzelle eine Phaeenverzerrung aufweist, wie unten noch genauer zu erkennen sein wird), und es ist entweder positiv oder negativ; ein negativer Pegel entspricht einem Bit mit dem Wert "0", während

909820/0886

ein positiver Pegel einem Bit mit demWert "1" entspricht.

Mit anderen Worten heißt dies, daß die Pegelumsetzerschaltung TRANSNIV für jede Bitzelle ein Signal DE, bei dem der Wert «les Bits durch eine ansteigende oder eine abfallende Impulsflanke angezeigt wird, in ein Signal DEI umsetzt, bei dem der Wert des Bits vom Vorzeichen dieses Signals abhängt. Es ist natürlich viel einfacher, den Wert des Bits mittels des Signals DEI als mittels des Signals DE festzustellen.

Die Pegelumsetzerschaltung TRANSNIV arbeitet folgendermaßen:

Die Multipliziereinheit M^ empfängt das Signal DE und setzt es in ein Signal M^ mit der Maximalamplitude A/fT^und der Minimalamplitude -Α//τ"^ um; A ist dabei eine beliebige Konstante.

Die Multipliziereinheit M₂ empfängt an ihren Eingängen einerseits das Signal M_R und andrerseits das Signal </> (t), das dem Signal H proportional ist und die Maximalamplitude (+1//Tl) und die Miniiralamplitude (-1/^Tl) aufweist,, Am Ausgang der Multipliziereinheit M₂ wird das Signal DEI = M_R χ ψ (t) abgenommen.

Die Integrationsanordnung DISINTEC integriert das Signal DEI während jeder Periodendauer T_Q der Bitzellen CBj, und sie liefert das Signal

/i " /T_n

DEINT = J T_n DEI = / Vx? (t) dt '0 ° '0 ^K

909820/0866

Die Entscheidungseinheit DECID empfängt das Signal DEINT, und sie bestimmt das Vorzeichen dieses Signals am Ende jeder Integrationsperiode T_Q einer Bitzelle CB., d.h. im wesentlichen im Zeitpunkt t_i# Sie liefert das Digitalsignal SB, das den Wert des dieser Zelle entsprechenden Informationsbits während jeder dieser Perioden angibt, also während der Zeitpunkte t_Q und t , t^ und t₂» t₂ und t-,, und usw. .

Wenn das Vorzeichen des Signals DEINT positiv ist, hat das Digitalsignal SB den Wert "1". Wenn das Vorzeichen des Signals DEINT negativ ist, hat das Digitalsignal SB den Wert "0".

Da das Vorzeichen des Signals DEINT am Ende der Integrationsperiode der Bitzelle CB. bestimmt wird, gibt das Signal SB den entsprechenden Bitwert nur während der Periode der folgenden Bitzelle CB. ^ an, also während der Zeitpunkte t. und t. * (siehe Fig.2).

Es sei nun in den Figuren 2 und 3 die Bitzelle CB, ,. betrachtet; Fig.3 stellt eine Ausschnittvergrößerung von Fig.2 dar. Es sei angenommen, daß die Bitzelle CB. ^ zwei Phasenverzerrungen oder Phasenfehler mit der Dauer At,. und Δ tp aufweist. Die Signale DE, m , φ (t), DEI, DEINT sind mit unterbrochenen Linien dargestellt, während die ideale Bitzelle CB_i+1, die keine Phasenverzerrungen aufweist mit durchgehenden Linien ebenso wie die anderen Zellen CB , CB₂, CB^, CB^, CB₁, CB₁₊₁, usw. dargestellt ist. Es ist zu erkennen, daß zwischen den Zeitpunkten t^ und (t _i +At₁), t*^ undCt^ +At₂) die Amplitude des Signals DEI plötzlich von A/T_o auf

909820/086S

q übergeht. Daraus ergibt sich, daß zwischen diesen gleichen Zeitpunkten das integrierte Signal DEINT eine negative Steigung hat. Am Ende der Integrationsperiode T_Q (im Zeitpunkt t.₊₁) hat die Amplitude des Signals DEINT daher den Wert A-¹, der kleiner als der Vert A ist, den die Amplitude des Signals DEINT erreicht, wenn die Bitzelle CB_i+1 des Signals DE keinen Phasenfehler aufweist. In der üblichen Praxis reicht die Amplitude A¹ jedoch aus, damit die Entscheidungseinheit DECID das Vorzeichen des Signals DEINT und somit den Wert des Informationsbits der Zelle CB_i+1 bestimmen kann.

Jeder Phasenfehler des Signals DE, der einer momentanen Frequenzschwankung dieses Signals entspricht, wird vom Integrator, in eine Amplitudenschwankung des Signals DEINT umgewandelt. Da sich das Signal DEINT in Abhängigkeit von der Zeit linear ändert, kann der gesamte Phasenfehler (At.j + Δ ±2) und somit die Frequenzschwankung des Signals DE bestimmt werden, indem die Amplitudenschwankung ( t^ + t₂) und somit die FrequenzSchwankung des Signals DE bestimmt werden, indem die Amplitudenschwankung(A- A¹) gemessen wird.

Nach Fig.4 enthält das bevorzugte Ausführungsbeispiel der erfindungsgemäßen Integrationsanordnung folgende wesentlichen Baueinheiten:

- den Generator GCP, der einen der Frequenz F_Q proportionalen positiven Strom liefert;

- zwei Integratoren INTEC₁ und INTEC₂, die vorzugsweise gleich aufgebaut sind und jeweils gleiche kapazitive Integrationselömente C₁ bzw„ C₂ enthalten;

909820/0S66

- .eine Verteilervorrichtung AIG, die durch Vereinigung von zwei gleichen Steuereinheiten COM₁ und COMp gebildet ist, die jeweils die zwei Integratoren INTEC₁ bzw^ INTECp steuern; die Verteilervorrichtung AIG ist vorzugsweise ein aus zwei Schaltergruppen (l-i-t- ^pi^'

^"12" ^22^ gebildeter Multiplexer, die jeweils die Steuereinheiten COM₁ und COM₂ bilden;

- eine Nullstellvorrichtung DISRAZ, die aus zwei vorzugsweise gleichenNullstellschaltungen CIRCRAZ₁ und CIRCRAZ₂ zum Nullstellen der Integratoren INTEC₁ bzw. INTEC₂ zusammengesetzt ist.

Der einen positiven Strom liefernde Generator, der vom Komparator Cf über den Verstärker AMP eine der Frequenz F_Q des Signals DE proportionale Steuerspannung e empfängt, liefert einen dieser Frequenz proportionalen Strom i_e = Ic₁ F_Q.

Dieser Strom wird an die Verteilervorrichtung AIG angelegt, die auch das zu integrierende Signal DEI empfängt. Die Verteilervorrichtung AIG überträgt diesen Strom über die Steuereinheit COM₁ für die ungeradzahligen Bitzellen CB₁, CB,, CB^, CB_k ( mit k = 2n + 1, k ganzzahlig) zum kapazitiven Integrationselement C₁ des Integrators INTEC₁ und über die Steuerehheit COM₂ für die geradzahligen Bitzellen CB₂, CB^, CBg , usw. zum kapazitiven Integrationselement C₂ des Integrators INTEC₂ in der Weise, daß die Ladeströme i_c und i» der von Konden_ satoren gebildeten Integrationselemente. C₁ und C₂ dem Absolutwert nach praktisch gleich dem Strom i sind. Das vom Integrator INTEC₁ gelieferte und von den

909820/0866

Klemmen des kapazitiven Integrationselements C₁ abgenommene Signal ist das Signal DEINT₁(siehe Fig.2), während das vom Integrator INTEC₂ gelieferte und an den Klemmen des kapazitiven Integrationselements C₂ abgenommene Signal das Signal DEINTp ist. Das von der Integrationsanordnung DISINTEC gelieferte Signal DEINT ist daher ein Signal, für das während der Perioden der ungeradzahligen Bitzellen gilt: DEINT = DEINT₁, und für das während der Perioden der geradzahligen Bitzellen gilt: DEINT = DEINT₂. D₃r Integrator INTEC- wird von der Nullstellschaltung CIRCRAZ auf

* 2

Null gestellt, während der Integrator INTEC₁ eine Integratiomsoperation (mit den ungeradzahligen Bitzellen durchführt; der Integrator INTEC₁ wird von der NullStellschaltung CIRCRAZ₁ auf Null gestellt, während der Integrator INTEC₂ eine Integrationsoperation ( mit den geradzahligen Bitzellen) durchführt. Aus Fig.2 ist deutlich zu erkennen, daß die Dauer der Nullstellung J^f₁ - t₁), (t¹^ - t,), usw.l jedes der Integratoren kleiner als die Periodendauer Tq ist. Daraus ergibt sich, daß jeder Integrator vollständig auf Null gestellt wird, bevor irgendeine seiner Integrationsoperationen beginnt.

Für die Ladeströme i in jedem der Kondensatoren C₁ und C₂ gilt:

¹C^¹H ^F0 '

¹¹C

für die Spannung V des Signals DEINT an den Klemmen der Kondensatoren C₁ und C₂ am Ende jeder Integrationsperiode T₀ gilt:

909820/0886

^vc = υ^{2 x τ}ο = ^cki ^To ^{x F}o = I = ^constant

wobei gilt: C-C₁^c₂.

Es ist somit zu erkennen, daß die Spannung des an den Ausgangsklemmen der Integratoren INTEC₁ und INTEC₂ abgenommenen Signals unabhängig von den.langsamen Schwankungen der Frequenz F_Q und somit unabhängig von der Laufgeschwindigkeit des Magnetbandes des Bandgeräts konstant bleibt, was für die momentanen Frequenzschwankungen nicht mehr gilt, wie oben unter Bezugnahme auf die Fig.2 und 3 erläutert wurde. Die erfindungsgemäße Integrationsanordnung ermöglicht also ein sehr genaues Lesen der Informationsbits.

Wie aus den Figuren 4 und 5 hervorgeht, besteht die Integrationsanordnung aus dem Generator GCP und zwei gleichen Baueinheiten (COM₁ - INTEC₁ - CIRCRAZ₁) und (COM₂ - INTEC₂ - CIRCRAZ₂), wobei der Generator GCP den beiden Baueinheiten gemeinsam angehört, was zu einer weiteren Verbesserung der Genauigkeit der Anordnung beiträgt.

Für den Fall, daß einerseits Signale mit weniger hohen Frequenzen als die Frequenzen der in Bandgeräten oder anderen Magnetspeichern gelesenen Signale durch Integration festgestellt werden sollen und andrerseits die auf die Nullstellung der Integratoren der Integrationsanordnung zurückzuführenden Zeitverluste die Genauigkeit des Lesens nicht nachteilig beeinflussen, kann natürlich eine Integrations-

909820/086g

anordnung verwendet werden, die nur den Stromgenerator GCP und eine der beiden zuvor genannten Baueinheiten, "beispielsweise die Baueinheit (COM₁- INTEC^ - CIRCRAZ₁) enthält.

Es werden nun der Aufbau und die Wirkungsweise der Integrationsanordnung DISINTEC erläutert, indem auf Fig.5 Bezug genommen wird, die Einzelheiten des einen positiven Strom liefernden Generators GCP, die Verteilervorrichtung AIG und die Integratoren INTEC₁ und INTEC₂ zeigt und indem auf die Figuren 6 und 7 Bezug genommen wird, die die Nullstellvorrichtung DISRAZ und deren Arbeitsweise zeigen.

Naöh Fig.5 enthält der Stromgenerator GCP zwei vorzugsweise gleiche Transistoren T₁ und Tp. Der Transistor T₁ weist einen Kollektorwiderstand R₁ auf, und der Transistor T₂ weist einen Emitterwiderstand R₂ auf. Die Emitter der Transistoren T₁ und T₂ sind mit einer positiven Vorspannungsquelle verbunden, die zur Vereinfachung der Darstellung in Fig.5 nicht gezeigt ist und die eine Spannung VAL₁ an den Emitter des Transistors T₁ direkt und an den Emitter des Transistors T₂ über den Widerstand R₂ anlegt. Der Transistor T₁ wird als thermische Kompensationsdiode für den Transistor T^ verwendet., wobei sein Kollektor mit seiner Basis verbunden ist.

Die der Frequenz F_Q des Eingangssignals DE proportionale Steuerspannung E wird an die Basis des Transistors T₂ angelegte Der Ausgangsstrom i wird vom Kollektor dieses

909820/0866

Transistors T₂ abgenommen.

Der Strom i wird an einen ersten Eingang der Verteilervorrichtung AIG angelegt, die an den zweiten Eingang das Signal DEI, an ihrem dritten Eingang das Signal H und an ihrem vierten Eingang das Signal H/2 empfängt; das Signal H/2 wird durch Teilung der Frequenz des Signals H mit Hilfe des Frequenzteilers DIV erhalten.

Die Schalter I₁₁, I₂₁ der Steuereinheit COM₁ und die Schalter I-ip~'^I''22 ^^er Steuere
vorzugsweise Transistorschalter.

die Schalter I-)2~^I22 ^{der s}'^teuereinhei'^fc COM₂ sind

Jeder dieser Schalter wird von den Signalen H, H/2 und DEI gesteuert.

Die Verteilervorrichtung AIG arbeitet folgendermaßen (wobei auch auf Fig.2 Bezug zu nehmen ist):

Wenn das Signal H/2 den Wert "0" hat, was zwischen den Zeitpunkten t_Q und t^, t₂ und t,, usw. der Fall ist, (wobei auch gesagt wird, daß der Pegel des Signals H/2 niedrig ist) steuert die Steuereinheit COM₁ den Integrationsvorgang des Integrators INTEC₁, während die Nullstellschaltung CIRCRAZ₂ den Integrator INTEC₂ auf Null stellt. Wenn das Signal H/2 den Wert "1" hat, was zwischen den Zeitpunkten t₁ und t₂, t, und t, , usw. der Fall ist,(wobei der Pegel des Signals H/2 hoch ist), steuert die Steuereinheit COM₂ den Integrationsvorgang des Integrators INTEC₂, während die Nullstellschaltung CIRCRAZ₁ den Integrator INTEC₁ auf Null stellt.

Es ist zu erkennen, daß das Integrieren und das Nullstellen

909820/0866

der Integratoren INTEC und INTEC₂ vom SignalHH₂ abhängig von dessen Zustand gesteuert wird. Das Signal H bestimmt die Anschlußklemmen und die Dauer der Integration des Signals DEI durch die Integratoren INTEC₁ und INTEC₂. Bei niedrigem Pegel des Signals H/2 beginnt bzw. beendet der Integrator INTEC₁ die Integration des Signals DEI an den Zeitpunkten, an denen das Signal H vom Wert "1" auf den West "0" übergeht, d.h. mit den abfallenden Flanken der Impulse des Taktsignals H, was bedeutet, daß an den Zeitpunkten t_Q, t₂, t- usw. mit der Integration begonnen wird, während an den Zeitpunkten t.., t^, t^ die Integration beendet wird. Die gleichen Überlegungen gelten auch für den Integrator INTEC₂.

Das Signal DEI steuert das Vorzeichen der von den Integratoren INTEC₁ und INTEC₂ gelieferten integrierten Signale DEINT₁ und DEINT₂, indem es das Öffnen und das Schließen der Transistorschalter I₁₁ und I₂₁ der Steuereinheit COM₁ einerseits und der Transistorschalter I₁₂ und I₂₂ der Steuereinheit COM₂ andrerseits steuert. Während der Nullstellung jedes der Integratoren INTEC₁ und INTEC₂ sind die Schalter der zugehörigen Steuereinheit COM₁ und COM₂ geöffnet.

Wenn der Integrator INTEC₁ eine Integration durchführt (bei niedrigem Pegel des Signals H/2) und wenn das Signal DEI positiv ist, ist der Schalter I₁₁ also geschlossen, und der Schalter I₂ ist geöffnet, beispielsweise

909820/0866

zwischen den Zeitpunkten t₂ und t,), während die Schalter I₁₂ und I₂₂ offen sind. Das integrierte Signal DEINT₁ ist daher positiv.

Wenn das Signal DEI negativ ist, ist der Schalter I₁₁ offen, und der Schalter I₂₁ geschlossen (bei geöffneten Schaltern I₁₂ und I₂₂), so daß das Signal DEINT₁ negativ ist.

Die gleichen Überlegungen gelten auch für den Integrator INTEC₂.

Der Integrator IMTEC₁ besteht aus einem Negativstroragenerator GCN₁ und dem Kondensator C₁, und der Integrator INTECp besteht aus einem Negativstromgenerator GCN₂ und dem Kondensator C₂ (siehe Fig.5).

Der Stromgenerator GCN₁ enthält zwei vorzugsweise gleiche Transistoren T^₁ und T,., deren Emitter an eine (nicht dargestellte)Quelle der negativen Spannung VAL₂ über vorzugsweise gleiche Widerstände R^₁ und R.. angeschlossen sind. Der ebenso wie der Stromgenerator GCN₁ aufgebaute Negativstromgenerator GCN₂ enthält ebenfalls Transistoren T^₂ und T-~ mit den zugehörigen Emitterwiderständen fUp und R/,₂·

Die Transistoren T^₁ und T^₂ werden als thermische Kompensationsdioden für die Transistoren T-.. und Τλ~ benutzt. Vorzugsweise haben die Transistoren T^₁ und T-₂ eine große Stromverstärkung.

Die Klemmen B , und B₁₂ dea kapazitiven Elements C₁ sind mit dem Kollektor des Transistors T^₁ bzw. mit einer nicht dargestellten Quelle einer Bezugsspannung REF verbunden.

909820/0866

In der gleichen Weise sind die Klemmen Bp₁ und B₂₂ des kapazitiven Elements C₂ mit dem Kollektor des Transistors T^₂ bzw. mit der Quelle der Spannung REF verbunden.

Es wird nun die genaue Arbeitsweise des Integrators INTEC. beschrieben; die Arbeitsweise des Integrators INTEC₂ stimmt damit Uberein.

Es sei angenommen, daß das Signal DEI positiv ist (beispielsweise zwischen den Zeitpunkten t₂ und t,), und daß das Signal H/2 einen niedrigen Pegel hat. Dabei steuert die Steuereinheit COM₁ den Integrationsvorgang durch den Integrator INTEC₁, der Schalter ist geschlossen und der Schalter I₂₁ ist offen. Der Ladestrom i„ des Kondensators C₁ ist daher positiv:

C I

er wird mit i_, bezeichnet. Dieser Strom fließt von

Ct

der Klemme B₁₁ zur Klemme B₁₂. Der Integrator INTEC₁ führt dabei eine positive Integration durch.

Wenn das Signal DEI negativ ist, beispielsweise zwischen den Zeitpunkten t_Q und t₁ ,und das Signal H/2 den niedrigen Pegel beibehält, ist der Schalter I₁₁ offen und der Schalter I₂₁ ist geschlossen. Der Ladestrom i„ des Kondensators C, ist negativ; er wird mit I_0- bezeichnet. Der Integrator INTEC₁ führt eine negative Integration durch.

Es gilt also : i_c = i_c+, wenn DEI positiv ist und
i_ = i__ , wenn DEI negativ ist.

Wenn i, der Basisstrom der Transistoren T, und T ist, gilt unabhängig von der Richtung des Stroms

909820/0868

¹C ⁼

= 1

ß ist dabei der Stromverstärkungsfaktor des Transistors Τλ. Wenn ß größer als 100 ist, ergibt sich, daß gilt: Ii |»i und daß der Ladestrom des Kondensators der ¹ c' e

Frequenz F_Q ziemlich genau proportional ist.

Die nachfolgende Tabelle faßt die Arbeitsweise der Verteilervorrichtung AIG mit ihren vier Schaltern I₁₁, I₂₁, I₁₂, I₂₂ und die Arbeitsweise der Integratoren INTEC₁ und INTEC₂ zusammen; dabei soll mit 1 der geschlossene Zustand der Schalter und mit 0 der offene Zustand der Schalter bezeichnet werden. Gleichzeitig sei daran erinnert, daß das Verhältnis i„/i_ö für eine positive Integration den Wert 1 und für eine negative Integration den Wert -1 hat. Mit i^f _c wird der Ladestrom des Integrators INTEC₂ bezeichnet.

	Schalter ¹H	Schalter I₂₁	Schalter ¹I₂	Schalter I₂₂	¹V¹.
+1	1	0	0	0	0
„,•1	0	1	0	0	0
0	0	0	1	0	+1
0	0	0	0	1	-1

Die Nullstellschaltung DISRAZ, die in Fig.6 dargestellt ist, enthält folgende Baueinheiten:

- eine erste Diodenbrücke P₁, die die Nullstellschaltung CIRCRAZ₁ des Integrators INTEC₁ bildet;

- eine zweite DiodenbrUcke P₂, die vorzugsweise ebenso aufgebaut ist, wie die Diodenbrücke P₁ und die die Nullstell-

909820/08S6

nachträglich Geändert

schaltung des Integrators INTECp bildet; OQ/ QQCQ

- eine Diode DIOD^;

- eine Diode DIOD₂;

- Transistorschalter Q₁ und Qp, die eine Steuerschaltung für die Diodenbrücken P₁ und Pp bilden.

Die erste DiodenbrUcke P. enthält im geschilderten Ausführungsbeispiel vier Schottky-Dioden P₁₁, P₁₂, ^p-|3» ^pi4» beispielsweise sind diese Dioden des Typs HP-50 82- 2013 der Firma Hewlett-Packard. Der Eckpunkt P-|S₂ der Diodenbrücke P₁ ist mit der Klemme P₁₁ des kapazitiven Elements C₁ verbunden. Der Eckpunkt P₁ S₁ ist über einen Widerstand FL-,. mit der Diode DIOD₁ und über den Schalter Q₁ mit einer Quelle einer positiven Spannung V von beispielsweise +5V verbunden. Der Eckpunkt P₁S^ ist mit einer Quelle einer negativen Spannung Vp von beispielsweise -5V verbunden. Der Eckpunkt P* S^ ist über einen Widerstand R₁₅₁ an die Diode DIOD₂ und über den Schalter Qp an die Quelle der positiven Spannung V =+5V angeschlossen.

Die Diodenbrücke P₂ enthält ebenfalls vier Schottky-Dioden P₂₁ bis ^2h' ^{Der Eck}P^{unlrt P}2^S2 ^{ist an die Klemme B}?1 ^des kapazitiven Elements C₂ angeschlossen, und der Eckpunkt P₂ ^S2 ist an die Quelle der negativen Spannung V= -5V angeschlossen. Der Eckpunkt P₂S₁ ist über einen Widerstand R^₂ an die Diode DIOD₂ und über den Schalter Q₂ an die Quelle der Spannung V angeschlossen. Der Eckpunkt PpS* ist über einen Widerstand Rg₂ an die Diode DIOD₁ und über den Schalter Q₁ an die Quelle der Spannung V_p angeschlossen.

Die Anoden der Dioden DIOD₁ und DIOD₂ sind an eine Quelle einer negativen Spannung V = -9V angeschlossen.

90982 0/0866

Die Widerstände R₁--, und FUo haben vorzugsweise den gleichen Wert; dies gilt auch für die Widerstände Rg₁ und Rg₂*

Die Beschreibung der Arbeitsweise an Hand der Figuren 7A, 7B und 7C ist auf die die Nullstellung des Integrators INTEC₁ steuernde Diodenbrücke P₁ beschränkt; die Arbeitsweise der Diodenbrücke Pp stimmt mit der der Brücke P₁ überein.

In dem hier beschriebenen Ausführungsbeispiel der Integrationsanordnung wird als Rückkehr des Kondensators C₁ in seinen Anfangszustand (mit entladenem Kondensator) angesehen, wenn die Spannung Vg₁₁ den Wert Vn hat, d.h. den Wert -5V hat, wobei die Klemme B₁P an der Spannung REP mit dem Wert +5V liegt.

Es sei angenommen, daß eine positive oder negative Ladung des Kondensators C₁ einer Änderung AVg₁₁ der Spannung Vg₁₁ von +2V bzw. -2V entspricht.

Nach einer positiven Integration ergibt sich also:

V_B11 = -5 + AV_R11 = (-5 + 2) = -3V. Nach einer negativen Integration ergibt sich :

^VB11 ⁼⁽"⁵ -2JV= -7V.

Es sei zunächst der in Fig.7A dargestellte Fall der Rückkehr des Kondensators C₁ in seinen Anfangszustand nach einer positiven Integration betrachtet. Der Schalter Q₁ ist geschlossen, und der Schalter Qp ist offen. Die Spannung V^ hat den Wert +5V, während die Spannung V_BAS den Wert -9V hat. Die Spannung Vg₁₁ beträgt -3V. Unter diesen Bedingungen, also bei V_H y V_R und Vg₁₁ J> Vg_AS sind die Dioden P₁₁ und P^ leitend. Der

909820/0866

Spannungsabfall an den Klemmen der Schottky-Dioden liegt in der Größenordnung von 0,4V, so daß V_pi ungefähr -3,4V und V_piS1 ungefähr -4,6 V beträgt. Die Diode P₁^ ist gesperrt, da ihre Anodenspannung V_R kleiner als ihre Katodenspannung V_pis, ist. Auch die Diode P₁₂ ist gesperrt, da ihre Anodenspannung V_p1 ^ kleiner als ihre Katodenspannung Vg₁₁ ist.

Der Kondensator C₁ lädt sich daher über die Diode P₁^ und den Widerstand R^₁ auf.

Am Ende der Aufladung des Kondensators C₁ liegt der Wert der Spannung Vg₁₁ nach Fig.7B sehr nahe bei -5V, wobei die Dioden P₁₁ und P₁^ weiterhin leitend bleiben, da ihre Anodenspannungen größer als ihre Katodenspannungen sind. Die Dioden P₁^₊ und P₁₂ sind leitend, da die^-atodenspannung V_pi ■-, der Diode P₁^ den Wert -5,4 V hat und folglich kleiner als ihre Anodenspannung Vr, von -5V ist, und da die Katodenspannung Vg₁₁ der Diode P₁₂ niedriger als die Anodenspannung V_D1 „,,von _4,6V ist.

r Io I

Wenn die Aufladung des Kondensators C₁ beendet ist, ist das Brückengleichgev/icht mit Vg₁₁ = V_R erreicht.

Es wird nun der in Fig.7C dargestellte Fall der Nullstellung des Kondensators C₁ nach einer negativen Integration betrachtet. Es gilt nach wie vor: V_H = +5V und ^VBAS ⁼ "^9V* ^{Es er}g^{ibt sich: V}B11 ⁼ ~⁵ "^{2 =} "^7V·

Unter diesen Bedingungen ist die Diode P₁₂ leitend, und ihre Anodenspannung Vg₁₁ hat einen solchen Wert, daß gilt : V_pi ^ - Vg₁₁ = 0,4V, woraus sich ergibt : V_pig,=-6,6V. Die Diode B₁₁ ^{is-fc a3}-so gesperrt, da ihre Katodenspannung

909820/0 8 66

V_R von -5V größer als die Spannung Vp-Ig₁ ist. Die Diode P₁^ ist leitend, da ihre Anodenspannung V„ von -5V sehr viel größer als die Spannung V_BAq von -9V ist, wobei die Spannung "Vp₁ S, also -5,4V beträgt und folglich größer als Vg.. ist. Als Folge davon ist die Diode P., gesperrt.

Der Kondensator C.lädt sich über die Diode P.ρ ^und ^en Widerstand Rg₁ auf.

Am Ende der Aufladung ist der Abgleichzustand der Diodenbrücke P. wieder erreicht (Fig.7B). Die Zeitkonstante der Entladeschaltung des Kondensators C1 ist sowohl für den Fall einer positiven Integration (über den Stromkreis C₁- ^pi3 - R^₁)³¹⁸ auch für den Fall einer negativen Integraton (über den Stromkreis C₁-P₁₂-Rg₁) so bemessen, daß die Nullstellung des Kondensators C₁ an den Zeitpunkten t' , t¹,, t'c usw. beendet ist, die zwischen den Zeitpunkten t₁ und tp, t^ und t, , tj- und tg, usw. liegen, so daß sich nach Fig.2 ergibt: t^ > t₂, t'₃>t₄, t'₅ > t_ß, usw.

909820/0 866

Claims

Einsbergerstrasso 19

8 München 60

Unser Zeichen: C 3214 9.November 1978

COMPAGNIE INTERNATIONALE POUR L'INFORMATIQUE CII-Honeywell Bull

94 Avenue Gambetta 75020 Paris

Patentansprüche

Anordnung zum Integrieren einer Folge von elektrischen Signalen mit wenigstens einem Integrator, der ein kapazitives Integrationselement enthält, einer Integrationssteuervorrichtung, die die Folge von elektrischen Signalen empfängt und das Vorzeichen des in dem kapazitiven Element fliessenden Ladestroms und die Zeitdauer' steuert, in der der Strom in Abhängigkeit von der Richtung und der Dauer Jedes Signals der Folge in dem kapazitiven Element fließt, und einer Nullstellschaltung für den Integrator, die diesen am Ende des Integrationsvorgangs jedes Signals auf Null zurückstellt, gekennzeichnet durch einen Generator ,der an das kapazitive Integrationselement einen Ladestrom liefert, der der Netzfrequenz F_Q der Folge von elektrischen Signalen proportional ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Integrator und ein zweiter Integrator vorgesehen sind, daß zwischen den Ausgang des Stromgenerators und die Eingänge der beiden Integratoren eine Verteilereinheit eingefügt ist,die eine Steuervorrichtung für den ersten Integrator sowie eine Steuervorrichtung für den zweiten Integrator enthält, daß eine Nullstellschaltung für den ersten Integrator und eine Nullstellschaltung für den zweiten Integrator vorgesehen sind, und daß die Verteiler-

Schw/Ba

909870/08 66

einheit die Folge der zu integrierenden Signale und den vom Stromgenerator gelieferten Strom in der Weise empfängt, daß der erste Integrator in Betrieb ist, während der zweite Integrator von seiner Nullstellschaltung auf Null gestellt ist und umgekehrt.
3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß jede Nullstellschaltung eines Integrators eine Diodenbrückenschaltung enthält, daß der erste Eckpunkt dieser Diodenbrückenschaltung mit einer Klemme des kapazitiven Integrationselements des Integrators verbunden ist, an dessen andere Klemme eine konstante Bezugsspannung angelegt ist, daß der dem ersten Eckpunkt gegenüberliegende zweite Eckpunkt der Diodenbrückenschaltung an diese Spannung angelegt ist, und daß die zwei anderen, einander gegenüberliegenden Eckpunkte der Diodenbrückenschaltung an andere konstante Spannungen angelegt sind, die von einer Brückensteuervorrichtung geliefert werden.
4. Anordnung nach den Ansprüchen 1, 2 und 3, dadurch gekennzeichnet, daß jede Integratorsteuervorrichtung einen ersten und einen zweiten Schalter enthält, von denen der eine geschlossen ist, während der andere geöffnet ist, wobei das Schließen des ersten Schalters eine positive Integration der Schalters steuert, während das Schließen des zweiten Schalters die negative Integration steuert.
5. Anordnung nach den Ansprüchen 1, 2, 3 und 4, dadurch gekennzeichnet, daß jeder Integrator durch Vereinigung eines Negativstromgenerators und eines kapazitiven Integrationselements gebildet ist.

909820/086ß