DE2348831B2 - Digital-Analogwandler - Google Patents

Digital-Analogwandler

Info

Publication number
DE2348831B2
DE2348831B2 DE2348831A DE2348831A DE2348831B2 DE 2348831 B2 DE2348831 B2 DE 2348831B2 DE 2348831 A DE2348831 A DE 2348831A DE 2348831 A DE2348831 A DE 2348831A DE 2348831 B2 DE2348831 B2 DE 2348831B2
Authority
DE
Germany
Prior art keywords
shift register
digital
analog converter
converter according
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2348831A
Other languages
English (en)
Other versions
DE2348831A1 (de
DE2348831C3 (de
Inventor
Joachim Dipl.-Phys. Kuhlmann
Paul Dipl.-Ing. Sieber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2348831A priority Critical patent/DE2348831C3/de
Priority to US05/497,082 priority patent/US4030092A/en
Priority to IT26848/74A priority patent/IT1020385B/it
Priority to NL7411627A priority patent/NL7411627A/xx
Priority to GB3902874A priority patent/GB1477048A/en
Priority to FR7432545A priority patent/FR2246119B3/fr
Priority to JP49111318A priority patent/JPS5916446B2/ja
Publication of DE2348831A1 publication Critical patent/DE2348831A1/de
Publication of DE2348831B2 publication Critical patent/DE2348831B2/de
Application granted granted Critical
Publication of DE2348831C3 publication Critical patent/DE2348831C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/72Sequential conversion in series-connected stages

Description

Beim Bau elektrischer Geräte ist man zunehmend bemüht, die bisher verwendeten, mechanisch zu bestätigenden Bauelemente wie Schalter, Tasten und Drehpotentiometer durch elektronische Bauelemente zu ersetzen, die über einen digitalen Datenfluß angesteuert werden. Bei der Anwendung der Digitaltechnik ist die störungsfreie Übertragung der Daten, eine einfache Anzeigemöglichkeit und die Realisierbarkeit der notwendigen Schaltungen in monolithischer integrierter Halbleitertechnik gewährleistet.
Die Erfindung befaßt sich daher mit einem Digital-Analogwandler nach dem Oberbegriff des Anspruchs I.
Eine derartige Schaltung ist beispielsweise notwendig, wenn ein für die Regelung von Gleichspannungspegeln notwendiges Potentiometer durch eine Digital-Analog-Schaltung ersetzt werden soll. Solche Digital-Analogwandler werden beispielsweise benötigt, um Einstellgrößen an Rundfunk-, Fernseh- und Tonbandgeräten zu verändern. Bei einem Fernsehgerät werden
beispielsweise die Helligkeit, die Farbsättigung und die Lautstärke über veränderbare Gleichspannungspegel eingestellt.
Es sind bereits mehrere Schaltungen vorgeschlagen worden, durch die die herkömmlichen Potentiometer ersetzt werden können.
Bei einer Schaltung wird die einer Gleichspannungsgröße entsprechende binäre Information in einen binärcodierten Zähler mit gewichteten Zählerstufen eingeschrieben. Jeder Zählerstufe ist ein gewichteter Widerstand nachgeschaltet, die alle auf einen gemeinsamen Summierwiderstand arbeiten. Die in den gewichteten Widerständen entsprechend dem Zählerstand fließenden Ströme werden am Summierwiderstand aufaddiert, so daß an diesem Widerstand eine dem Zählerstand entsprechende Gleichspannung abfällt. Diese Schaltung hat den Nachteil, daß die Genauigkeit der verwendeten Widerstände die Genauigkeit der Ausgar.gsspannung bestimmt.
Bei einer anderen bekannten Schaltung wird die Information über den gewünschten Spannungspegel in ein diesem Wert entsprechendes Binärwort umgewandelt. Die einzelnen Stellen dieses Binärworte' werden in jeweils eine jeder Stelle zugeordneten Speicherzelle eingeschrieben. Der Inhalt aller Speicherzellen wird wiederum über ein Widerstandsnetzwerk abgefragt, wobei die Widerstandsgröße jeder Zelle entsprechend der jeweiligen Stellenwertigkeit der dem Widerstand zugeordneten Zelle gewichtet ist. Die in den Einzelwiderständen entsprechend dem Zelleninhalt fließenden und gewichteten Ströme addieren sich dann an einem nachgeschalteten gemeinsamen Summierwiderstand, an dem so eine dem Binärwort entsprechende Gleichspannung abfällt. Eine derartige Schaltung mit gewichtetem Zelleninhalt ist beispielsweise aus »IBM Technical Disclosure Bulletin«, Vol. 15, No. 7, Dez. 72, Seite 2050 bekannt.
Auch diese Schaltung hat den Nachteil, daß die Genauigkeit der Ausgangsgleichspannung von der Genauigkeit des Widerstandsnetzwerkes abhängig ist. Außerdem muß eine Schaltung vorhanden sein, in der das dein gewünschten Spannungswert entsprechende Binärwort gebildet wird. Zur Erzeugung des Binärwortes wird beispielsweise eine vorgegebene Zeit in ein dem Zeitwert entsprechendes Binärwort umgewandelt.
Bei einer dritten bekannten Schaltung wird wiederum ein Binärwort in die den Stellen des Binärwortes zugeordnete Speicherzellen eingeschrieben. Das Binärwort ertspricht der gewünschten Gleichspannung. Das Binärwort wird nun in einem Komparator mit dem Inhalt eines ständig durchlaufenden Zählers verglichen. Die Stellenzahl des Zählers muß dabei der Stellenzahl des Binärwortes entsprechen. Der Zähler ändert somit seinen Inhalt mit einer relativ hohen Frequenz und schaltet auf Null zurück und beginnt erneut zu zählen, wenn der Zähler die höchstmögliche speicherbare Zahl erreiehl hat. Im Nulldurchgang des Zählers wird ein dem Komparator angeschlossenes Flip-Flop so gesetzt, daß an seinem Ausgang eine Spannung erscheint. Das Flip-Flop wird vom Komparator dann zurückgesetzt, wenn der Zählerinhalt mit dem Binärwort übereinstimmt. Die am Ausgang des Flip-Flop auftretende Pulsfolge wird auf einen Integrator gegeben. Da das Verhältnis der Zeit, in der am Flip-Flop-Ausgang eine Spannung auftritt, zu der Zeit, in der die Ausgangsspannung d<!s Flip-Flop Null ist, dem Binärwort und damit der gevifünschten Gleichspannung entspricht, gibt der Integraiior diesen Gieichspannungswert richtig und unabhängig von Widerstandswerten ab. Zum Aufbau dieser Schaltung ist jedoch ein großer elektronischer Aufwand notwendig, durch den die Geräte zu sehr verteuert werden.
Ferner ist aus »IBM Technical Disclosure Bulletin«, Vol. 13, No. 7, Dez. 70, S. 1865/66 //66 eine dem Oberbegriff des Anspruchs 1 entsprechende Schaltung bekannt Bei dieser Schaltung werden jedoch im Schieberegister nur Fehlerabweichungen registriert und periodisch über den Integrator aufaddiert, um damit die elektrische Größe korrigieren zu können.
Der Erfindung liegt die Aufgabe zugrunde, einen Digital-Analogwandler anzugeben, der einfach aufgebaut und damit billig herstellbar ist und bei dem gleichzeitig die Ausgangsgröße unabhängig von einem Widerstandsnetzwerk ist und direkt einer elektrischen Größe entspricht, die um einen Mittelwert veränderbar ist.
Diese Aufgabe wird erfindungsgemäß bei einem Digital-Analogwandler durch die kennzeichnenden Merkmaie des Anspruches 1 gelöst.
Das der Erfindung zugrunde lieguide Prinzip beruht darauf, daß die elektrische Größe, beispielsweise eine Gleichspannung, durch die Integration eines ständig umlaufenden Schieberegisterinhalts entsteht. Die am Integrationsglied abnehmbare Gleichspannung ist direkt ρ,ι oportional der Anzahl der im Schieberegister enthaltenen logischen »!«-Informationen. Die Auflösung, d. h. die Unterteilbarkeit der am Integrator abnehmbaren elektrischen Größe ist allein durch die Länge des Schieberegisters bzw. durch die Anzahl der im Schieberegister unterzubringenden binären Informationen abhängig. Die Ausgangsgröße am Integrator und die Auflösungsmöglichkeit dieser Größe läßt sich leicht in Formeln fassen. Bei einer Gleichspannung gilt:
Ausgangsspannung U, = — · UK
Auslösung
wobei «die Anzahl der Bits des Schieberegisters angibt
4i und m die Anzahl der im Schieberegister in einem Umlauf enthaltenen logischen »!«-Werte bezeichnet. L/ßist die einer logischen »1« entsprechende Pegelspannung.
Der zu integrierende Inhalt des Schieberegisters
in ergibt sich somit aus dem Verhältnis der im Register insgesamt vorhandenen logischen »!«-Werte zu den insgesamt vorhandenen logischen »O«-Werten. Der Ausgang des Schieberegisters wird auf den Eingang Hes Schieberegisters zurückgeführt, so daß der Registerin-
)-) !lall mit Hilfe eines Schiebetaktimpulses ständig umlaufen kann.
Die erfindungsgemäße Schaltung erlaubt verschiedene Operationen. So müssen Mittel vorgesehen sein, durch die in aas Schieberegister eine alternierende
W) Folge von logiichen »0«- und »1«-Werten eingeschrieben wird. Dies ist nötig, um die Ausgangsspannung auf einen Mittelwert einstellen zu können.
Beim Betrieb eines Fernsehgerätes wird beispielsweise gewünscht, daß sich beim Einschalten des Gerätes
b5 alle verstellbaren Größen wie Helligkeit, Lautstärke und Farbsättigung, auf einen Mittelwert einstellen. Dies geschieht durch das Einschreiben der alternierenden »0«-»l«-Serie. Eine Integration dieser Serie ergibt bei
einer geradzahligen Anzahl von Bits im Schieberegister eine Ausgangsspannung der GröOe
H, = 0.5 ■ U11
wobei Undie Pegelspannung ist, die einer logischen »I« entspricht. Die alternierende »0«-»I «-Serie wird mit Hilfe einer ersten Kippstufe eingeschrieben.
Ferner müssen Mittel vorgesehen sein, durch die die Anzahl der im Schieberegister enthaltenen logischen »0« bzw. »!«-Werte verändert werden können, wenn die Ausgangsgleiehspanming vergrößert oder verkleinert werden soll. Eine zweite Kippstufe bewirkt, daß während der Dauer eines Eingangssignal binäre Werte im Schieberegister in einen anderen Wert umgewandelt werden. Durch die Stellung der ersten Kippstufe wird dabei bestimmt, ob »0«-Werte in »!«-Werte oder umgekehrt »!«-Werte in »0«-Werte umgewandelt werden sollen. Da der Änderungsbefehl unabhängig vom Registerinhalt von außen der Logik zugeführt wird. entsteht im Schieberegister ein völlig unregelmäßiges Bitmuster, das dem in einem Zufallsgenerator erzeugten Bitmuster ähnlich ist.
Die erfindungsgemäße Schaltung und ihre weitere vorteilhafte Ausgestaltung soll im folgenden noch anhand eines Ausführungsbeispiels näher erläutert werden.
Das Schieberegister ist mit 1 bezeichnet und weist η Bits auf. Der Registerausgang A ist über eine Logik mit dem Registereingang E verbunden, so daß der Registerinhalt ständig umläuft. Der hierzu erforderliche Schiebetaktimpuls hat beispielsweise eine Frequenz U von 200 RHz. An den Ausgang A des Schieberegisters ist ein Integrationsglied 3 angeschlossen, das beispielsweise aus einem Widerstand R\ und einem Kondensator G besteht. Am Kondensator wird dann die dem Registerinhalt entsprechende Gleichspannung LJ0 abgenommen. Die Steuerlogik ist mit 2 bezeichnet. Sie enthält eine mit den bekannten Verknüpfungsbausteinen aufgebaute Logik, die die noch zu beschreibenden Funktionen erfüllt. Eine derartige Stcuerlogik läßt sich ohne Schwierigkeiten realisieren end braucht daher nicht näher beschrieben zu werden.
Die zwischen den Ausgang A und den Eingang f des Schieberegisters geschaltete Logik verhindert während des Einschreibens der »0«-»!«-Serie einen Umlauf des Schieberegisterinhalts. Eine solche Logik ist dann erforderlich, wenn dem Eingang des Schieberegisters eine ODER-Verknüpfung vorgeschaltet wird.
An eine erste bistabile Kippstufe K1 ist ein erstes UND-Glied LA angeschlossen, das über das nachgeschaltete ODER-Glied O\ mit dem Eingang E des Schieberegisters verbunden ist. Die zweite Eingangselektrode des UND-Gliedes U\ ist an den Ausgang Ai der Steuerlogik 2 angeschlossen. An diesem Ausgang At steht beim Einschreiben und Verändern des Registerinhalts eine logische »1«. An den Eingang der Kippstufe K\ ist eine UND-Verknüpfung Ui, angeschlossen, an deren einem Eingang eine Taktfrequenz anliegt und deren anderer Eingang für die Anlegung eines Startsignals S; vorgesehen ist. Die Taktfrequenz am Eingang der UND-Schaltung LA entspricht vorzugsweise der Schiebetraktfrequenz /i. Das Startsignal wird auch der Steuerlogik (Et) zugeführt um das richtige Ausgangssignal an Ai der Steuerlogik auszulösen.
Der zweite Eingang des ODER-Gliedes O\ ist mit dem Ausgang eines UND-Gliedes Ux verbunden, dessen einer Eingang über ein Negationsglied /Vi gleichfalls an den Ausgang A\ der Steuerlogik angeschlossen ist. Der andere Eingang des UND-Gliedes U\ ist mit dem Ausgang A des Schieberegisters verbunden.
Eine zweite bistabile Kippstufe Ki ist mit ihrem Ausgang an den Eingang E-, der Steueriogik 2 angeschlossen. Sie sorgt dafür, daß bei vorhandenem Eingangssignal Si an der vorgeschalteten UND-Schaltung Ui ein Binärwert im Schieberegister in den anderen, am Ausgang der ersten Kippstufe /G erscheinenden Wert dann umgewandelt wird, wenn der erste von A nach E des Schieberegisters laufende wandlungsfähige Rinärwert erscheint.
Die Schaltung funktioniert wie folgt:
Reim Betätigen des Startsignals 5? wird die Taktfrequenz f\ über die UND-Schaltung LU auf den Eingang der bistabilen Kippstufe K\ gegeben. Am Ausgang von K\ erscheint dann eine Impulsfolge, deren Frequenz gegenüber der von f\ halbiert ist. Das Startsignal S> wird auch in die Steueriogik eingegeben, worauf sich am Ausgang A1 der Steuerlogik eine logische »I« einstellt. Somit gelangt die Impulsfolge am Ausgang von K\ über die UND-Schaltung U\ und die ODER-Schaltung O1 ungehindert zum Eingang Edes Schieberegisters. Da die Schicbctaktfrcquen/. /Ί doppelt so groß ist wie die Frequenz, der Impulsfolge am Eingang Edes Schieberegister*, wird in das Schieberegister eine alternierende »0«-»1 «-Serie eingeschrieben. Am Ausgang des Ncgationsplieds /V, erscheint eine logische »0«, so daß die UND-Schaltung i/( ständig blockiert ist und die vom Ausgang A des Schieberegisters kommenden umlaufenden »!«-Informationen nicht wieder auf den Eingang E gegeben werden. Nach dem F.nde des Startsignals ändert sich die Information am Ausgang A\ der Steueriogik in eine logische »0«. Hierdurch wird das UND-Glied lh blockiert, während der an A\ angeschlossene Eingang am UND-Glied ί/j mit einer logischen »!«-Eingangsinformation verschen wird. Somit wird die UND-Verknüpfung Ui für die umlaufenden Informationen aus dem Schieberegister freigegeben, die nun ungehindert vom Ausgang A über das ODER-Glied O\ zum Eingang Egelangcn.
Eine Änderung des Registerinhalts wird über das Startsignal S, am UND-Glied U1 ausgelöst.Gleichzeitig wird die Kippstufe Kt so gesetzt, daß an ihrem Ausgang die Information auftritt, die anstelle der anderen bisher vorhandenen Binärinformation in eine oder mehrere Speicherzellen des Schieberegisters eingeschrieben werden soll.
Wenn beispielsweise an der Kippstufe K1 R = \ und 5=0 gesetzt werden, erscheint am Ausgang der Kippstufe eine »0«. Dies bedeutet, daß eine oder mehrere »!«-Informationen im Schieberegister durch diese »0« ersetzt werden soll. Bei R-O und 5 = 1 entsteht am Ausgang der Kippstufe eine logische »1«, die im Register enthaltene »0«-Werte ersetzen soll.
Bei einer Betätigung des Startsignals Si und einer gewünschten Setzung der Kippstufe K1 wird an den Eingang der Kippstufe K2 ein Taktsignal mit der Frequenz h über das durchgeschaltete UND-Gatter Lh , angelegt Die Frequenz h ist beispielsweise nicht größer wie der n-te Teil der Schiebetaktfrequenz h (n = Bitzahl des Registers). Auf diese Weise wird pro Registerumlauf höchstens ein Wert im Schieberegister geändert
Bei vorhandenem Startsignal Si gibt die Kippstufe Ki eine Impulsfolge an den Eingang der Steueriogik ab. Gleichzeitig wird die umlaufende Information des Schieberegisters über den Eingang Ei von der Steuerlo-
gik abgefragt. In dem Augenblick, wie die erste änderungsfähige Information umläuft, erscheint am Ausgang A\ der Steuerlogik eine logische »I«, die das UND-Glied U\ freigibt, so daß die am Ausgang von K\ anstehende Information über das ODER-Glied Oi auf den Eingang £des Schieberegisters gelangen kann. Eine umlaufende logische »1« wird, wenn an ihrer Stelle eine loglvne »0« eingeschrieben werden soll, durch das UND-Gatter Ui abgeblockt, so daß die am Ausgang des UND-Gliedes U\ stehende »0« eingeschrieben wird. Nach dem Umwandeln der ersten wan,1liingsfähigen Information wird die Kippstufe Kj über die Rückkopplungsleitung vom Steuerlogikausgang Aj zurückgesetzt, so daß erst durch den nächsten Impuls wieder eine weitere Änderurg im Schieberegister vorgenommen werden kann. Beim Zurücksetzen der Kippstufe Ki erscheint am Ausgang A\ der Steuerlogik wieder eine logische »0«, die den Umlauf des Schieberegisterinhalts freigibt und das UND-Glied U; blockipri nip I Imwandlung einer »0« in eine »I« erfolgt auf die gleiche Weise.
Die geschilderte Schaltung kann aus bipolaren Bauelementen oder aus Bauelementen, die nach der bekannten MOS-Technologie aufgebaut sind, bestehen. Beim Einsatz von MOS-Transistoren können sowohl statisch als auch mit Taktimpulsen dynamisch betriebene Baugruppen verwendet werden.
Die erfindungsgemäße Schaltung kann besonders dann rationell eingesetzt werden, wenn an eine Steuerlogik mehrere Schieberegister mit der zugehörigen Elektronik angeschlossen sind. Mit mehreren Schieberegistern lassen sich über die gemeinsame Steuerlogik beispielsweise die Helligkeit, die Lautstärke und die Farbsättigung eines Fernsehgerätes einstellen. Jeder dieser Größen ist der integrierte und veränderbare Inhalt eines Schieberegisters zugeordnet. Neben den bereits genannten Benutzungsmöglichkeiten kann die erfindungsgemäße Schaltung auch zur Regelung eines automatischen Sendersuchlaufs, zur Ansteuerung von Servomotoren oder zur Helligkeitsregelung von Lampen verwende1, werden.
Hierzu I Blatt Zeichnungen

Claims (14)

Patentansprüche:
1. Digital-Analogwandler zur Einstellung und Veränderung elektrischer Größen mit einem Schieberegister und einem nachgeschaheten Integrationsglied, mit dem der analoge Wert der elektrischen Größe durch Integration des digitalen und umlaufenden Schieberegisterinhalts hergestellt wird, dadurch gekennzeichnet, daß eine erste logische Schaltung (K\) vorgesehen ist, über die in Verbindung mit einer Steuer-Logik (2) in das Schieberegister eine alternierende Folge von logischen »0«- und »1 «-Werten, die einem definierten Mittelwert der elektrischen Größe entspricht, eingeschrieben und erhalten wird, daß über diese Steuerlogik mit Hilfe einer weiteren vorgeschalteten Logikschaltung (K2, U2) der Inhalt des Schieberegisters und damit die digital umgesetzte elektrische Größe veränderbar ist, deren Wert sich aus dem Verhältnis :1er im Schieberegister insgesamt vorhandenen logischen »!«-Werten zu den insgesamt vorhandenen logischen »0«-Werten ergibt, und daß ein Schiebetaktimpuls (f\) vorgesehen ist, durch den der Schieberegisterinhalt durch Umlauf bis jeweils zur Auslösung einer Änderung erhalten bleibt.
2. Digital-Analogwandler nach Anspruch 1, dadurch gekennzeichnet, daß die elektrische Größe eine Gleichspannung ist.
3. Digital-Analogwandler nach Anspruch 2, dadurch gekennzeichnet, daß durch die erste logische Schaltung (K\) beim Einschreiben der alternierenden »0«-»l«-Serie auf den Eingang (E) des Schieberegisters eine Impulsfolge (J2) auftritt, deren Frequenz halb so groß ist wie die Schiebetaktfrequenz (Ti).
4. Digital-Analogwandler nach Anpsuch 3, dadurch gekennzeichnet, daß eine dritte logis;che Schaltung (N\, Ui) vorgesehen ist, durch die während des Einschreibens der alternierenden »0«-»l «-Serie der Umlauf des Schieberegisterinhalts verhindert wird.
5. Digital-Analogwandler nach Anspruch 3, dadurch gekennzeichnet, daß an der ersten Kippstufe (K1), die eine Impulsfolge mit halber Schiebetaktfrequenz abgibt, ein erstes UND-Glied (U\) angeschlossen ist, das über ein nachgeschaltetes ODER-Glied (O]) mit dem Eingang (E) des Schieberegisters verbunden ist, daß die zweite Eingangselektrcde des UND-Gliedes (U\) an den Ausgang (A\) der % Steuerlogik (2) angeschlossen ist, der beim Hinschreiben und Verändern des Registerinhalts eine logische »1« abgibt.
6. Digital-Analogwandler nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Eingangselektrode des ODER-Gliedes (O\) mit dem Ausgiing eines zweiten UND-Gliedes (Ut) verbunden ist, deren einer Eingang über ein Negationsglied (N\) gleichfalls an den Ausgang (A\) der Steuerlogik angeschlossen ist, während der andere Eingang mit bo dem Ausgang (A) des Schieberegisters verbunden ist.
7. Digital-Analogwandler nach Anspruch 1, dadurch gekennzeichnet, daß eine über eine Eingangslogik angesteuerte zweite Kippstufe (K2) (ή vorgesehen ist, die an den Eingang (E\) der Steuerlogik derart angeschlossen ist, daß bei vorhandenem Eingangssignal die Steuerlogik bei gewünschter Umwandlung eines binären Wertes im Schieberegister in den anderen, am Ausgang der ersten Kippstufe (K\) erscheinenden Wert die Umwandlung beim ersten umlaufenden, wandlungsfähigen Wert auslöst
8. Digital-Analogwandler nach Anspruch 7, dadurch gekennzeichnet, daß die Rückführungsleitung des Schieberegisters an die Steuerlogik (E2) angeschlossen ist und daß die Steuerlogik mit der zweiten Kippstufe (K2) derart verbunden ist, daß nach der Umwandlung eines Speicherwertes die Kippstufe zurückgesetzt wird.
9. Digital-Analogwandler nach einem der Ansprüche 7 und 8, dadurch gekennzeichnet, daß die für den Betrieb der zweiten Kippstufe (K2) gewählte Taktfrequenz (T3) des Eingangssignals nicht größer ist wie der n-te Teil der Schiebetaktfrequenz, wobei in der Zahl der im Schieberegister enthaltenen Informationen entspricht, so daß pro Registerumlauf höchstens ein Wert im Schieberegister geändert wird.
10. Digital-Analogwandler nach Anspruch 9, dadurch gekennzeichnet, daß η geradzahlig ist.
11. Digital-Analogwandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltung mit MOS-Transistoren aufgebaut ist, die entweder statisch oder dynamisch betrieben werden.
12. Digital-Analogwandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß mehrere, aus jeweils einem Schieberegister mit zugehöriger Elektronik bestehende Kanäle vorhanden sind, die über eine Steuerlogik angesteuert werden.
13. Digital-Analogwandler nach einem der vorangehenden Ansprüche, gekennzeichnet durch ihre Verwendung zur Regelung der Bedienungsfunktionen elektrischer Geräte, zum automatischen Sendersuchlauf, zur Ansteuerung von Servomotoren oder zur Helligkeitsregelung von Lampen.
14. Digital-Analogwandler nach einem der Ansprüche 1 bis 13, gekennzeichnet durch ihre Verwendung zur Regelung der Helligkeit, der Lautstärke, des Kontrastes oder der Farbsättigung von Rundfunk- bzw. Fernsehgeräten.
DE2348831A 1973-09-18 1973-09-28 Digital-Analogwandler Expired DE2348831C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2348831A DE2348831C3 (de) 1973-09-28 1973-09-28 Digital-Analogwandler
US05/497,082 US4030092A (en) 1973-09-18 1974-08-13 Digital to analog converter using recirculating shift register
NL7411627A NL7411627A (nl) 1973-09-28 1974-09-02 Schakeling voor een digitaal-analoog-omvormer.
IT26848/74A IT1020385B (it) 1973-09-28 1974-09-02 Circuito per un convertitore digi tale analogico
GB3902874A GB1477048A (en) 1973-09-28 1974-09-06 Digital/analogue converter circuit
FR7432545A FR2246119B3 (de) 1973-09-28 1974-09-26
JP49111318A JPS5916446B2 (ja) 1973-09-28 1974-09-27 Da変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2348831A DE2348831C3 (de) 1973-09-28 1973-09-28 Digital-Analogwandler

Publications (3)

Publication Number Publication Date
DE2348831A1 DE2348831A1 (de) 1975-04-24
DE2348831B2 true DE2348831B2 (de) 1979-11-22
DE2348831C3 DE2348831C3 (de) 1980-08-07

Family

ID=5893973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2348831A Expired DE2348831C3 (de) 1973-09-18 1973-09-28 Digital-Analogwandler

Country Status (7)

Country Link
US (1) US4030092A (de)
JP (1) JPS5916446B2 (de)
DE (1) DE2348831C3 (de)
FR (1) FR2246119B3 (de)
GB (1) GB1477048A (de)
IT (1) IT1020385B (de)
NL (1) NL7411627A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5479838U (de) * 1977-11-17 1979-06-06
DE3046772C2 (de) * 1980-12-12 1983-08-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Taktgenerator
DE3046771A1 (de) * 1980-12-12 1982-07-15 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Digital-analogwandler
US6052075A (en) * 1981-09-03 2000-04-18 Canon Kabushiki Kaisha Data processing device having a D/A function
DE3633679A1 (de) * 1986-10-03 1988-04-14 Bosch Gmbh Robert Schaltunganordung zur beeinflussung von signalen
JPH01225224A (ja) * 1988-03-03 1989-09-08 Pioneer Electron Corp ディジタル・アナログ変換回路
US6466147B1 (en) 1999-10-25 2002-10-15 Hrl Laboratories, Llc Method and apparatus for randomized dynamic element matching DAC

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1074817A (en) * 1962-12-28 1967-07-05 Matsushita Electric Ind Co Ltd Decoders
US3388241A (en) * 1965-09-15 1968-06-11 Navy Usa Digital integrator
US3543009A (en) * 1966-05-13 1970-11-24 Research Corp Binary transversal filter systems
FR1542693A (fr) * 1967-09-04 1968-10-18 Cit Alcatel Générateur de tension en échelons
GB1382048A (en) * 1971-09-15 1975-01-29 Int Computers Ltd Randomnumber generators
US3831167A (en) * 1972-11-08 1974-08-20 Bell Telephone Labor Inc Digital-to-analog conversion using multiple decoders
US3822380A (en) * 1973-05-25 1974-07-02 Gen Dynamics Corp Digitally controlled signal generator

Also Published As

Publication number Publication date
JPS5062353A (de) 1975-05-28
IT1020385B (it) 1977-12-20
FR2246119A1 (de) 1975-04-25
DE2348831A1 (de) 1975-04-24
NL7411627A (nl) 1975-04-02
JPS5916446B2 (ja) 1984-04-16
DE2348831C3 (de) 1980-08-07
US4030092A (en) 1977-06-14
GB1477048A (en) 1977-06-22
FR2246119B3 (de) 1977-07-08

Similar Documents

Publication Publication Date Title
DE2059933C3 (de) Digital-Analog-Umsetzer
DE3311067A1 (de) Digital-analog-wandler hohen aufloesevermoegens
DE2162486A1 (de) Digital gesteuerter Impulsgenerator
EP0253950A1 (de) Monolithisch integrierter Digital/Analog-Wandler
DE2310267C2 (de) Digital/Analog-Umsetzer
DE2922550A1 (de) Verfahren und geraet zur umsetzung von analog- in digitaldaten und umgekehrt
DE2125897A1 (de) Vorrichtung und Verfahren zur Um Setzung von digitalen in analoge Signale
DE2014034C3 (de) Digital-Analog-Umwandler
DE1237177B (de) Asynchrone Zaehleinrichtung
DE2348831C3 (de) Digital-Analogwandler
DE3529033C2 (de)
DE2203456B2 (de) Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ
DE2618633C3 (de) PCM-Decodierer
DE3521879A1 (de) Sukzessivannaeherungsregister
DE2054007A1 (de) Analog Digital Wandler
DE1094492B (de) Schaltung zur Umsetzung einer binaer dargestellten Zahl in eine Analogwechselspannung
DE2317584B2 (de) Vorrichtung zur Umwandlung von numerischen Informationen in eine entsprechende, eine analoge Information darstellende Wechselspannung
DE1268663B (de) Bipolarer Analog-Digital-Umsetzer nach der Iterationsmethode
DE2229398A1 (de) Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes
DE2849001C2 (de) Netzwerk für adaptive Deltamodulation
DE2210037C3 (de) Speicher-Prozessor-Element
DE2734724A1 (de) Digital-analog-wandler
DE1808159B2 (de) Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung
DE1524513A1 (de) Anzeigesystem
DE2440147C3 (de) Schwellwertschaltnetz für binäre Signale

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee