DE2440147C3 - Schwellwertschaltnetz für binäre Signale - Google Patents

Schwellwertschaltnetz für binäre Signale

Info

Publication number
DE2440147C3
DE2440147C3 DE19742440147 DE2440147A DE2440147C3 DE 2440147 C3 DE2440147 C3 DE 2440147C3 DE 19742440147 DE19742440147 DE 19742440147 DE 2440147 A DE2440147 A DE 2440147A DE 2440147 C3 DE2440147 C3 DE 2440147C3
Authority
DE
Germany
Prior art keywords
binary
input signals
inputs
signals
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19742440147
Other languages
English (en)
Other versions
DE2440147A1 (de
DE2440147B2 (de
Inventor
Heinrich Dipl.-Ing. 8011 Neubaldham Lange
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742440147 priority Critical patent/DE2440147C3/de
Priority to AT540875A priority patent/AT352448B/de
Priority to GB3310175A priority patent/GB1513027A/en
Priority to CH1058275A priority patent/CH607464A5/xx
Priority to FR7525515A priority patent/FR2282751A1/fr
Priority to NL7509806A priority patent/NL7509806A/xx
Priority to IT2644475A priority patent/IT1041879B/it
Priority to BE159352A priority patent/BE832614A/xx
Publication of DE2440147A1 publication Critical patent/DE2440147A1/de
Publication of DE2440147B2 publication Critical patent/DE2440147B2/de
Application granted granted Critical
Publication of DE2440147C3 publication Critical patent/DE2440147C3/de
Expired legal-status Critical Current

Links

Description

5. Schwellwertschaltnetz nach Anspruch 2, dadurch gekennzeichnet, daß dem ersten Ausgang (Gl) der ersten Schaltstufe (51) das invertierte Signal von demjenigen Ausgang (DO) des Decodierers (DC) zugeführt wird, der einer Kombination der Bin?rwcrte der Eingangssignale (el bis em) zugeordnet ist, die nur zweite Binärwerte (»0«) enthält.
Die Erfindung bezieht sich auf ein Schwellwertschaltnetz für binäre Signale, dessen Eingängen die binären Signale als Eingangssignale zugeführt werden und das an seinem Ausgang ein binäres Ausgangssignal abgibt, das einen ersten Binärwert annimmt, wenn mindestens eine einem Schwellwert zugeordnete Anzahl der Eingangssignale gleichzeitig den gleichen Binärwert hat und das andernfalls den zweiten Binärwert annimmt.
Schwellwertschaltnetze für binäre Signale werden benötigt, um festzustellen, ob von einer Anzahl η der Signale mindestens eine vorgegebene Anzahl s gleichzeitig den gleichen Binärwert annimmt. Die Anzahl s gibt dabei den Schwellwert des Schwellwertschaltnetzes an. Derartige Schwellwertschaltnetze werden beispielsweise in Magnetbandeinheiten verwendet, bei denen digitale Daten auf mehreren Spuren eines Magnetbands gespeichert werden und bei denen festgestellt werden muß, ob gleichzeitig mindestens s von η Spuren auf dem Magnetband beschrieben sind.
Es sind bereits Schwellwertschaltungen für binäre Signale aus der DT-AS 1169701, DT-AS 1275598 und der US-PS 3234401 bekannt. Diese Schwellwertschaltungen, die auch als Majoritäts- oder Minoritätsschaltungen bezeichnet werden, enthalten einen Transistor, dessen Basis über einen ersten Widerstand eint konstante Spannung zugeführt wird und übei weitere Widerstände die binären Signale zugeführi werden. Über den ersten Widerstand wird der Transistor so vorgespannt, daß er erst dann leitend gesteuert wird, wenn eine dem Schwellwert zugeordnete Anzah von Signalen an den weiteren Widerständen den gleichen Binärwert annimmt. Falls die Anzahl der Signale mit dem gleichen Binärwert kleiner ist als der Schwell wert, bleibt der Transistor gesperrt.
Diese bekannten Schwellwertschaltungen haber jedoch den Nachteil, daß sie große Anforderungei an die Genauigkeit der Bauelemente, der Versor gungsspannungen und der den Binärwerten der Si gnale zugeordneten Spannungswerte stellt. Außerden sind die Schwellwerte der Schwellwertschaltungei häufig von Umgebungsbedingungen abhängig.
Der Erfindung liegt die Aufgabe zugrunde, eil
Schwellwertschaltnetz anzugeben, das geringe Anforderungen an die Toleranzen der Bauelemente stellt ypd das von Umgebungsbedingungen weitgehend unabhängig ist.
\ Erfindungsgemäß wird die Aufgabe bei dem Schwellwertschaltnetz der eingangs genannten Art gelöst durch eine erste Schaltstufe, deren Eingängen ein erster Teil der Eingangssignale zugeführt wird und die an einem oder mehreren i-ten Ausgängen jeweus ein Signal mit einem ersten Binärwert abgibt, wenn jeweils mindestens / Eingangssignale den ersten Binärwert haben, durch eine mit Auswahleingängen und iJruppeneingängen versehene zweite Schaltstufe, deren Auswahleingängcn der verbleibende zweite Teil der Eingangssignale zugeführt wird, die jeweils eines «5 der an mehreren k-len Gruppeneingängen anliegenden Signale als Ausgangssignal zu ihrem Ausgang durchspaltet, wenn jeweils nur k Eingangssignale den eisten Binärwert haben und wobei jeweik ein i-ter Ausgang der ersten Schaltstufe mit einem Α-ten ao Gruppeneingang der zweiten Schaltstufe derart verbunden ist, daß die Summe aus ι und k den Schwellwert ergibt.
Das Schwellwertschaltnetz gemäß der Erfindung hat die Vorteile, daß es nur einen geringen Aufwand a5 erfordert und aus handelsüblichen integrierten Digitalbausteinen raumsparend und kostengünstig aufgebaut werden kann. Es ist weitgehend unabhängig von Toleranzen der Bauelemente, der Versorgungsspannungen und den den Binärwerten der Eingangssignaie zugeordneten Spannungswerten. Außerdem ist das Schwellwertschaltnetz sehr vielseitig, da andere Schwellwerte sehr einfach durch Änderung der Verdrahtung eingestellt werden können.
Ein besonders einfacher Aufbau des Schwellwert- $chaltnetzes mit handelsüblichen Digitalbausteinen wird erreicht durch eine erste Schaltstufe, bestehend aus einem Decodierer, dessen Eingängen die Eingangssignale zugeführt werden und dessen Ausgänge jeweils einer Kombination der Binärwerte der Eingangssignale zugeordnet sind und durch ODER-Glieder, deren Ausgänge jeweils einen i-ten Ausgang der ersten Schaltstufe darstellen und die jeweils die Signale an denjenigen Ausgängen des Decodierers miteinander verknüpfen, die einer Kombination von Bi- närwerten der Eingangssignale zugeordnet sind, die mindestens 1 erste Binärwerte enthalten.
Weiterhin wird ein besonders einfacher Aufbau des Schwellwertschaltnetzes erreicht durch eine zweite Schaltstufe, bestehend aus einem mit Auswahleingängen und Dateneingängen versehenen Multiplexer, dessen Auswahleingängen die Eingangssignale zugeführt werden, dessen Dateneingänge jeweils einer Kombination der Binärwerte der Eingangssignale zugeordnet sind und von denen jeweils diejenigen zu «inem fc-ten Gruppeneingang zusammengefaßt werden, die denjenigen Kombinationen der Binärwerte der Eingangssignale zugeordnet sind, die nur k erste .,Binarwerte enthalten.
fejj folgenden werden Ausführungsbeispiele des chwellwertschaltnetzes gemäß der Erfindung an
and von Zeichnungen erläutert. Es zeigt 'i Fig. 1 ein Blockschaltbild des Schwellwertschaltrietzes,
\ :Fig. 2 ein Schaltbild eines ersten Ausführungsbei-Spieles des Schwellwertschaltnetzes, Ϊ Fig. 3 eine Funktionstabelle, tf Fig. 4 ein Schaltbild eines zweiten Ausführungs
beispieles des Schwellwertschaltnetzes.
Dem in Fig. 1 dargestellten, aus drei Schaltstufen Sl bis S3 bestehenden Schwellwertschaltnetz werden an η Eingängen El bis En η binäre Eingangssignale el bis en zugeführt. An seinem Ausgang A wird ein binäres Ausgangssignal α abgegeben, das einen vorgegebenen ersten Binärwert, beispielsweise den Binärwert 1 abgibt, wenn von den η Eingangssignalen el bis en mindestens eine vorgegebene Anzahl s gleichzeitig einen vorgegebenen Binärwert, beispielsweise den Binärwert 1 annehmen. Die Anzahl s gibt den Schwellwert des Schwellwertschaltnetzes an. Solange weniger als s Eingangssignals gleichzeitig den Binärwert 1 haben, hat das Ausgangssignal α den zweiten Binärwert 0.
Die Eingangssignale el bis en werden beliebig in eine erste Gruppe el bis em und in eine zweite Gruppe e(m + 1) bis en aufgeteilt. Die erste Gruppe wird der ersten Schaltstufe Sl und die zweite Gruppe wird dei zweiten Schaltstufe S2 zugeführt.
Die erste Schaltstufe Sl hat m Eingänge und diesen Eingängen zugeordnete Ausgänge Gl bis Gm. Sie gibt an diesen Ausgängen Gruppensignale gl bis gm ab, deren Binärwerte von den Binärwerten der Eingangssignale el bis em abhängen. Ein i-tes Gruppensignal nimmt immer dann einen ersten Binärwert, beispielsweise den Binärwert 1 an, wenn jeweils mindestens /" Eingangssignale el bis em den Binärwert 1 haben. Beispielsweise hat das Gruppensignal gl den Binärwert 1, wenn 1, 2, 3 ... m der Eingangssignale el bis em den Binärwert 1 haben und das Gruppensignal g3 hat immer den Binärwert 1, wenn 3,4 ... m Eingangssignale el bis em den Binärwert 1 haben.
Die zweite Schaltstufe S2 hat (η m) Auswahleingänge £( m + 1) bis En, an denen die Eingangssignale der zweiten Gruppe anliegen. Außerdem hat sie den Auswahleingängen zugeordnete Gruppeneingänge FO bis F(n — m) und einen Ausgang A, an dem das Ausgangssignal α abgegeben wird. Die Signale an den Gruppeneingängen FO bis F{m - m) werden in Abhängigkeit von den Binärwerten der Eingangssignale e(m + 1) bis en an den Auswahleingängen zum Ausgang A durchgeschaltet.
Ein an einem fc-ten Gruppeneingang FO bis F (n — m) anliegendes Signal wird immer dann zum Ausgang A durchgeschaltet, wenn jeweils nur k Eingangssignale e(m + 1) bis en den Binärwert 1 haben. Beispielsweise wird das Signal am Gruppeneingang Fl durchgeschaltet, wenn nur eines dtr Eingangssignale den Binärwert 1 hat und das Signal am Gruppeneingang F3 wird durchgeschaltet, wenn drei Eingangssignale den Binärwert 1 haben.
Die Verbindungen zwischen den Ausgängen Gl bis Gm und den Gruppeneingängen FO bis F(n — m) werden durch eine dritte Schaltstufe S3 vorgenommen, die nur aus Verbindungsleitungen besteht. Durch die Wahl der Verbindungen wird der Schwellwert s des Schwellwertschaltnetzes festgelegt. Für die Verbindungen gilt die Regel, daß diejenigen Ausgänge der ersten Schaltstufe Sl und diejenigen Gruppeneingänge der Schaltstufe S2 miteinander verbunden werden müssen, bei denen jeweils die Summe der hinter den Buchstaben G bzw. F angegebenen Zahlen die konstante Zahl s ergibt. Das Ausgangssignal a nimmt immer den Binärwert 1 an, wenn mindestens 5 Eingangssignale el bis en den Binärwert 1 haben. Beispielsweise werden, wenn für s die Zahl 4 vorgege-
ben ist, Gl mit F3, G2 mit F2 usw. verbunden. £6 und der Ausgang A sind identisch mit den Ausin der dritten Schaltstufe S3 müssen allen vorhan- wahleingängen bzw. dem Ausgang der zweiten SchaltdenenGruppeneingängen FO bis F{n — m) definierte stufe S2. Jeder möglichen Kombination der Binär-Signale zugeführt werden. Falls in der ersten Schalt- werte der Eingangssignale e4 bis e6 ist jeweils einer Stufe Sl nicht genügend Gruppensignale zur Verfü- 5 der Dateneingänge DO bis D7 zugeordnet. In Abhängungstehen, werden an der ersten Schaltstufe Sl wei- gigkeit von diesen Kombinationen schaltet der Multitere Ausgänge GO, G(—1)... vorgesehen, an denen plexer MX jeweils das an einem Dateneingang DO Signale mit dem Binärwert 1 ständig abgegeben wer- bis D7 anliegende Signal zum Ausgang A durch. Die den, wenn die Anzahl der Gruppeneingänge FO bis Zahlen 0 bis 7 sind jeweils den Dualzahlen zugeord-F(n — m) größer ist als der Schwellwert 5. Ebenso lo net, denen die Kombinationen der Binärwerte der werden weitere Ausgänge G{m + 1), G{m + 2)... Eingangssignale e4 bis e6 entsprechen, vorgesehen, an denen Signale mit dem Binärwert 0 Die Gruppeneingänge FO bis F{n - m) werden Ständigabgegebenwerden, wenn die Anzahl der Aus- durch geeignetes Verbinden der Dateneingänge DO gänge Gl bis Gm der ersten Schaltstufe Sl kleiner bis D7 erzeugt. Der Gruppeneingang FO wird mit dem ist als der Schwellwert s. l5 Dateneingang AfO des Multiplexers Af-Y verbunden. Beispielsweise werden bei η = 10 Eingangssigna- da nur dieser freigegeben wird, wenn keines der Einlen £1 bis £10, bei einer Einteilung der Signale in gangssignale e4 bis e6 den Binärwert 0 hat. Der Grup-Gruppen zu je fünf Eingangssignalen El bis £5 und peneingang Fl wird m«t den Dateneingängen AfI, Af 2 £6 bis £10 und bei einem Schwellwert j = 5 Gl und Af4 verbunden, da diese Eingänge freigegeben mit F4, G2 mit F3, G3 mit F2, G4 mit Fl und GS ao werden, wenn eines der Eingangssignale e4bis i»6den mit FO verbunden. Der Gruppeneingang FS wird mit Binärwert 1 hat. In ähnlicher Weise wird der Grupeinem Ausgang GO verbunden, an dem ein Gruppen- peneingang F2 mit den Dateneingängen Af 3, Λί5 und signal gO mit dem Binärwert 1 dauernd abgegeben Af 6 verbunden. Weiterhin wird der Gruppeneingang wird. F3 mit dem Dateneingang Af 7 verbunden, da nur die-Die Fig. 2 zeigt ein erstes Ausführungsbeispiel ei- »5 ser freigegeben wird, wenn alle Eingangssignale e4 nes Schwellwertschaltnetzes mit einem Schwellwert bis e6 den Binärwert 1 haben, von s = 3 und η = 6 Eingängen El bis £6. Das Mit Hilfe der dritten Schaltstufe S3 wird der Schwellwertschaltnetz gibt an seinem Ausgang A im- Schwellwert s = 3 nach der oben angegebenen Regel mer dann ein Ausgangssignal α mit dem Binärwert 1 durch Verbinden der Ausgänge Gl bis G3 mit den ab, wenn von den sechs Eingangssignalen el bis e6 3o Gruppeneingängen FO bis F3 eingestellt. Es werden mindestens drei den Binärwert 1 haben. dabei jeweils Gl mit F2, G2 mit Fl und G3 mit FO
Die Eingangssignale el bis e6 werden in zwei verbunden. Gruppen zu je drei Eingangssignalen el bis e3 bzw. Da die zweite Schaltstufe 52 vier Gruppeneingänge
e4 bis e6 zusammengefaßt. Die Eingangssignale el FO bis F3 hat, aber die erste Schaltstufe Sl nur drei
bis e3 werden den Eingängen £1 bis E3 der ersten 35 Ausgänge Gl bis G3 hat, wird an der ersten Schalt-
Schaltstufe Sl zugeführt. Sie besteht aus einem Deco- stufe Sl ein weiterer Ausgang GO vorgesehen, an dem
dierer DC und zwei ODER-Gliedern H und Vl. ständig ein Gruppensignal gO mit dem Binärwert 1
Der Decodierer DC hat drei Eingänge El bis E3, abgegeben wird. Der Binärwert 1 ergibt sich aus der
denen die Eingangssignale el bis e3 der ersten Definition der Gruppensignale dadurch, daß immer
Gruppe zugeführt werden und 23 Ausgänge DO bis 4» mindestens i = e (d.h. keines, eines oder mehrere) D7. Jeder möglichen Kombination der Binärwerte der Eingangssignale el bis em den Binärwert 1 haben. Eingangssignale el bis e3 ist jeweils einer der Aus- Die in Fig. 3 dargestellte Funktionstabelle zeigt die
gänge DO bis D7 zugeordnet, wobei die Ziffern 9 bis Zuordnung zwischen den Binärwerten der an den
7 jeweils den den Binärwerten zugeordneten Dual- Eingängen El bis E6 anliegenden Eingangssignale el
zahlen entsprechen. Die Ausgänge werden durch die 45 bis e6 und den Binärwerten des am Ausgang A abge-
ODER-Glieder Vl und Vl zu Gruppen zusammen- gebenen Ausgangssignals a. In einer ersten Teilta-
gefaßt und die Ausgänge der ODER-Glieder Vl und belle wird die Zuordnung zwischen den an den Ein-
Vl bilden die Ausgänge Gl bzw. G2 der ersten gangen El bis E3 anliegenden Eingangssignalen el Schaltstufe Sl. bis e3 und den an den Ausgängen GO bis G3 der Da das erste Gruppensignal gl immer dann den s« ersten Schaltstufe 51 abgegebenen Gruppensignalen Binärwert 1 annimmt, wenn eins, zwei oder drei Ein- gO bis g3 angegeben.
gangssignale el bis e3 den Binärwert 1 haben, werden In einer zweiten Teiltabelle wird die Zuordnung die Eingänge des ersten ODER-Glieds Vl mit den zwischen den Binärwerten der an den Eingängen £4 Ausgängen Dl bis D7 des Decodierers DC verbun- bis ES anliegenden Eingangssignale e4 bis e6, den den. Da das zweite Gnippensignal G2 immer dann SS Binärwerten der an den Gruppeneingängen FO bis F3 den Binärwert 1 annimmt, wenn zwei oder drei Ein- anliegenden Signalen und dem Binärwert des am Ausgangssignale el bh e3 den Binärwert 1 haben, werden gang A der zweiten Schaltstufe 52 abgegebenen Ausdie Eingänge des zweiten ODER-Glieds Yl mit den gangssignals angegeben. Das X in der zweiten Teil-Ausgängen D3, DS, D6 und D7 verbunden. Zur Er- tabelle zeigt dabei an, daß der Binärwert de: zeugungdes Gruppensignals g3 ist kein ODER-Glied *° auftretenden Signals bedeutungslos ist. Die in dei erforderlich, da nur am Ausgang D7 der Binärwert 1 dritten Schaltstufe S3 vorgenommene Verbindunj auftritt, wenn drei EmgangssignaJe den Bmärwert 1 zwischen den Ausgängen GO bis G3 und den Grup haben. penemgängen FO bis F3 sind durch Keile dargestellt Die Eingangssignale e4 bis e6 werden der zweiten Aus der Funktionstabelle erkennt man beispiels Schaltstufe 52 zugeführt. Sie besteht aus einem Multi- 65 weise, daß, falls nur an den Eingängen £1 und E-plexer AfX. Der Multiplexer MX hat drei Auswahl- die Binärwerte 1 anliegen, die Gruppensignale gO bi eingänge EA bis £6, 2J Dateneingänge Af 0 bis Af7 gl an den Ausgängen GO bis G2 den Binärwert und einen Ausgang A. Die Auswahleingänge £4 bis haben. Falls auch an den Eingängen £4 und £5 di
Binärwerte 1 anliegen, wird nur das Gruppensignal Gl mit dem Binärwert 1 zum Ausgang A durchgeschaltet.
Das in Fig. 4 dargestellte zweite Ausführungsbeispiel eines Schwellwertschaltnetzes mit dem Schwellwert s = 3 und η = 6 Eingängen £1 bis £6 ist aus handelsüblichen integrierten Digitalbausteinen aufgebaut, wie sie beispielsweise von der Firma Texas Instruments, Inc., Dallas Texas, USA bezogen werden können.
Als Decodierer DC wird ein beispielsweise unter der Bezeichnung SN7442 erhältlicher 4-Bit-Dezimaldecodierer mit vier Eingängen und zehn invertierenden Ausgängen DO bis D9 verwendet. Als Multiplexer MX wird ein beispielsweise unter der Bezeichnung SN74151 erhältlicher Multiplexer mit acht Dateneingängen MO bis Ml, drei Auswahleingängen £4 bis £6, einem Steuereingang ST und zwei Ausgängen Al und Al verwendet. Außerdem enthält das Schwellwertschal tnetz noch ein NAND-Glied NA, einen Inverter IN und einen Widerstand R.
An den höchstwertigen Eingang des Decodierers DC wird ein Bezugspotential von 0 V angelegt, das dem Binärwert 0 zugeordnet ist. Der Decodierer DC wird damit nicht als 4-Bit-Dezimaldeeodierer, sondern als 3-Bit-Binärcodierer betrieben und die Ausgänge D8 und D9 sind damit bedeutungslos. Am Ausgang DO des Decodierers DC wird das Gruppensignal gl abgegeben, das immer dann den Binärwert 0 annimmt, wenn keines der Eingangssignale el bis e3 den Binärwert 1 hat. Das Gruppensignal gl nimmt damit immer den Binärwert 1 an, sobald mindestens eines der Eingangssignale el bis e3 den Binärwert 1 hat. Durch die Verwendung des Signals an dem invertierenden Ausgang DO als Gruppensignal gl ist kein siebenfaches ODER-Glied Fl entsprechend Fig. 2 erforderlich, da in beiden Fällen das gleiche Signal abgegeben wird. Das Gruppensignal gl wird am Ausgang des NAND-Glieds NA abgegeben, dessen Eingänge mit den Ausgängen D3, DS, D6 und Dl des Decodierers DC verbunden sind. Das Gruppensignal g3 wird am Ausgang des Inverters IN abgegeben, der das Signal am Ausgang Dl invertiert.
Die Signale gl bis g3 werden wie in Fig. 2 den Dateneingängen des Multiplexers MX zugeführt. Um an den Gruppeneingang Fi ständig ein Signal mit dem Binärwert 1 anzulegen, wird dieser über den Widerstand R an eine Spannung von beispielsweise 5 V angelegt, der der Binärwert 1 zugeordnet wird. An den Steuereingang S7des Multiplexers MX wird das Bezugspotential von 0 V fest angelegt und der Multiplexer MX wird damit ständig freigegeben. Der Multiplexer MX hat einen nicht invertierenden Ausgang Al, an dem ein Ausgangssignal al abgegeben wird und einen invertierenden Ausgang Al, an dem ein
Ausgangssignal al abgegeben wird. Das Ausgangssignal al hat immer dann den Binärwert 1, wenn mindestens drei der Eingangssignale el bis e6 den Binärwert 1 haben und das Ausgangssignal al hat immer denn den Binärwert 1, wenn weniger als drei der Ein-
2S gangssignale el bis e6 den Binärwert 1 haben. Das Schwellwertschaltnetz kann damit wahlweise als Majoritäts- oder Minoritätsschaltnetz verwendet werden. Falls ein invertierender Ausgang Al des Multiplexers MX nicht zur Verfügung steht oder eine Invertierung des Ausgangssignals al nicht vorgenommer werden soll, kann ein als Majoritätsschaltnetz dienendes Schwellwertschaltnetz dadurch in ein Minoritätsschaltnetz abgeändert werden, daß das Gruppensigna gi den Binärwert 1 annimmt, wenn von den Eingangs
Signalen el bis em höchstens (i — 1) Eingangssignalt den Binärwert 1 haben.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Schwellwertschaltnetz für binäre Signale, dessen Eingängen die binären Signale als Eingangssignale zugeführt werden und das an seinem Ausgang ein binäres Ausgangssignal abgibt, das einen ersten Binärwert annimmt, wenn mindestenseine einem Schwellwert zugeordnete Anzahl der Eingangssignale gleichzeitig den gleichen Binärwert hat und das andernfalls den zweiten Binärwert annimmt, gekennzeichnet durch eine erste Schaltstufe (51), deren Eingängen (£1 bis Em) ein erster Teil der Eingangssignale (el bis em) zugeführt wird und die an einem oder mehreren i-ten Ausgängen (Gl bis Gm) jeweils ein Signal mit einem ersten Binärwert (»1«) abgibt, wenn jeweils mindestens / Eingangssignale (el bis em) den ersten Binärwert (»1«) haben, durch eine mit Auswahleingängen (E(m + 1) bis En) und ao Gruppeneingängen (FO bis F(m n)) versehene zweite Schaltstufe (52), deren Auswahleingängen (E(m + 1) bis En) der verbleibende zweite Teil der Eingangssignale (e(m + 1) bis en) zugeführt wird, die jeweils eines der an mehreren Α-ten a5 Gruppenengängen (FO bis F(η — m)) anliegenden Signale als Ausgangssignal (α) zu ihrem Ausgang (/4) durchschaltet, wenn jeweils nur k Eingangssignale (e(m +1) bis en) den ersten Binärwert (»1«) haben und daß jeweils ein z-ter Ausgang der ersten Schaltstufe (51) mit einem kten Gruppeneingang der zweiten Schaltstufe (52) derart verbunden ist, daß die Summe aus ι und k den Schwellwert (s) ergibt.
2. Schwellwertschaltnetz nach Anspruch 1, gekennzeichnet durch eine erste Schaltstufe (51), bestehend aus einem Decodierer (DC), dessen Eingängen (El bis Em) die Eingangssignale (el bis em) zugeführt werden und dessen Ausgänge (DO bis D(2m—1)) jeweils einer Kombination der 4» Binärwerte der Eingangssignale (el bis em) zugeordnet sind und durch ODER-Glieder ( Kl, Vl), deren Ausgänge jeweils einen z-ten Ausgang (Gl bis Gm) der ersten Schaltstufe (51) darstellen und die jeweils die Signale an denjenigen Ausgängen (DO bis D(2m-1)) des Decodierers (DC) miteinander verknüpfen, die eine Kombination von Binärwerten der Eingangssignale (el bis em) zugeordnet sind, die mindestens ι erste Binärwerte (»1«) enthalten.
3. Schwellwertschaltnetz nach Anspruch 1 oder Anspruch 2, gekennzeichnet durch eine zweite Schaltstufe (52), bestehend aus einem mit Auswahleingängen (£(m + 1) bis En) und Dateneingängen (MO bis M(2"-m — I)) versehenen Multiplexer (MX), dessen Auswahleingängen (E(m + 1) bis En) die Eingangssignale (e(m + 1) bis en) zugeführt werden, dessen Dateneingänge (MO bis M(2""m — I)) jeweils einer Kombination der Binärwerte der Eingangssignale (e(m + 1) bis en) zugeordnet sind und von denen jeweils diejenigen zu einem k-Xen Gruppeneingang (FO bis F(n - m)) zusammengefaßt werden, die denjenigen Kombinationen der Binärwerte der Eingangssignale (e(m + 1) bis en) zugeordnet sind, die nur k erste Binärwerte enthalten.
4. Schwellwertschaltnetz nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß die erste Schaltstufe (51) weitere Ausgänge (GO, G(-1), G( - 2)...) enthält, an denen Signale mit dem ersten Binärwert (»1«) ständig abgegeben werden, wenn die Anzahl der Gruppeneingänge (FO bis F(η - m)) größer ist als der Schwellwert (s) und daß sie weitere Ausgänge (G(m + 1), G(m + 2)...) enthält, an denen Signale mit dem zweiten Binärwert (»0«) ständig abgegeben werden, wenn die Anzahl der Ausgänge (Gl bis Gm) kleiner ist als der Schwellwert
DE19742440147 1974-08-21 1974-08-21 Schwellwertschaltnetz für binäre Signale Expired DE2440147C3 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19742440147 DE2440147C3 (de) 1974-08-21 Schwellwertschaltnetz für binäre Signale
AT540875A AT352448B (de) 1974-08-21 1975-07-14 Schwellenwertschaltnetz fuer binaere signale
GB3310175A GB1513027A (en) 1974-08-21 1975-08-08 Threshold value switching networks
CH1058275A CH607464A5 (de) 1974-08-21 1975-08-14
FR7525515A FR2282751A1 (fr) 1974-08-21 1975-08-18 Reseau de commutation a seuil pour des signaux binaires
NL7509806A NL7509806A (nl) 1974-08-21 1975-08-18 Drempelwaardeschakelnetwerk voor binaire signa- len.
IT2644475A IT1041879B (it) 1974-08-21 1975-08-20 Rete di commutazione a soglia per segnali elettrici binari
BE159352A BE832614A (fr) 1974-08-21 1975-08-21 Reseau de commutation a seuil pour des signaux binaires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742440147 DE2440147C3 (de) 1974-08-21 Schwellwertschaltnetz für binäre Signale

Publications (3)

Publication Number Publication Date
DE2440147A1 DE2440147A1 (de) 1976-03-04
DE2440147B2 DE2440147B2 (de) 1976-06-16
DE2440147C3 true DE2440147C3 (de) 1977-01-27

Family

ID=

Similar Documents

Publication Publication Date Title
DE2315986C3 (de) Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer
DE2751097A1 (de) Triggerschaltungseinheit
DE2607842C2 (de)
DE3002199A1 (de) Komparator
DE2059933B2 (de) Digital-Analog-Umsetzer
DE2007353B2 (de) Vielstelliges addierwerk
DE3524981A1 (de) Anordnung mit einem saettigbaren carry-save-addierer
DE1237177B (de) Asynchrone Zaehleinrichtung
DE1160892B (de) Schiebeeinheit
DE69616964T2 (de) Analog-digitalwandler zur erzeugung von einem digitalen n-bit gray-code
DE2440147C3 (de) Schwellwertschaltnetz für binäre Signale
DE2348831C3 (de) Digital-Analogwandler
DE1268885B (de) Verfahren zum Sortieren von digitalen Magnetbanddaten und Vorrichtung zur Durchfuehrung des Verfahrens
DE2906740A1 (de) Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens
DE2440147A1 (de) Schwellwertschaltnetz fuer binaere signale
DE3104528C2 (de) Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt
DE1524197B1 (de) Aritmetisch-logische einheit
DE1037730B (de) Elektrischer Vergleicher
DE3137085C2 (de) Stromquellenschaltung
EP0110257B1 (de) Schaltungsanordnung zur Adressierung von Baugruppen
DE1574603A1 (de) Binaere Addierschaltung
DE2737483A1 (de) Korrektur-schaltungsanordnung fuer additions- oder substraktionsoperationen mit nicht-hexadezimalen operanden in hexadezimalen rechenwerken
DE2361105C3 (de) Impuls-Generator
DE1121384B (de) Schaltungsanordnung zum Bestimmen des Differenzbetrages zweier Binaerzahlen
DE2135607B2 (de) Eingangsschaltung und paritaetsbitgenerator fuer einen modifizierer